作者adelies

沒有辦法取得這樣的檔案。另，Signal Integrity 影響到 Power Integrity 再影響回到 Signal Integrity 的模擬，並非 spice 就能搞定。


每次這種討論，好像都忘記晶片一定要數據解碼 > 檢查 > 重新把打散的資料重組，經過這樣的程序，正常狀況下資料是會回來的。因此，jitter 的影響，勢必是以另外的方式呈現到輸出端。

作者petrucciani

看不懂你這篇在講什麼

很多大老不回來也不是我先開始說的

問題又不是我問的，我來回答問題還要爬什麼文？

算了，不是針對主題的文章我也不再多說些什麼了

作者petrucciani

不會，除非jitter嚴重到產生傳輸錯誤

jitter是時間點的誤差，也就是訊號沒有在準確的時間點被讀出來
但是除非jitter太嚴重，否則0與1序列本身並不會出錯
只是時間點稍微不準，0與1們排列的「不整齊」，有的間隔大些有的則小些
對於非及時性的應用（例如複製到硬碟中）一般來說沒有影響
因為在你儲存到硬碟的同時，01序列就被「整齊」的排列好了

但是如果是及時性的應用，例如播放音樂CD或是講電話
jitter造成的影響就不能忽視了

作者A PRO

麻煩大大寫一篇這種文章出國比賽好了....
理論規理論
實際上的變化又是多少呢

我不懂技術..但這種技術可以吃嗎
我只有"實用"2個字代表
譬如賣一台車好了...你說它多好又多好...技術怎麼樣又怎麼樣
但消費者可能不懂...
他只知道車子好不好開和省油比較重要

作者superscalar

你把ECC coding 當空氣還是真空啊

作者petrucciani

所以不懂技術也是沒關係
天下那麼多事情沒有人能全都懂的
只要對於不懂的事，講話就不要太大聲，尤其不要亂放炮就好了
沒有了那些你不懂的技術，車子會越來越好開越來越省油嗎？
不要一句話推翻了無數人研究的心血，這才是我想說的

作者superscalar

說實在的 您講話蠻大聲的

作者petrucciani

傳輸速率不穩定的話，是不能寄望錯誤修正機制能修正這種「時間軸」上的誤差的
例如，當拿來同步用的時脈本身都不穩定時
整個系統本身並不會察覺到自己有jitter產生（因為jitter就是這個不穩定的時脈造成的）
這種狀況下靠接收端是修正不到jitter的
就像是戴了個不準的手錶，自己是不會發現這個表不準的
因為你自己就是以這個表為準

jitter的影響，跟傳輸距離也有很大的關係
像是在幾萬哩的跨洋海底光纖電纜中
只要有那麼一點點的jitter，就會在接收端造成嚴重的傳輸錯誤
基本上是怎麼救都救不回來的
這時候只能嚴格要求發送端的訊號品質
然後藉由一些光學的特性（例如以soliton來傳輸或是藉由self-phase modulation來補償）
來盡量減少jitter的發生

作者adelies

以高速串列傳輸來說，以無同時傳輸時脈資訊的狀況，接受端必須要靠傳輸的資料本身來解出內藏的時脈資訊 (CDR)，再利用這個還原的時脈去砍收到的資訊，以獲得他認定的數位資訊。以 CD 來說，是 8b14b。以目前電腦的 PCIe 與 SATA，是 8b10b。