瀏覽單個文章
sodeon
Major Member
 

加入日期: Aug 2004
文章: 110
我是電機研究所畢業
曾經與三個人用verilog寫了一個processor
Alpha64 instructions set
7stages, out of order
有branch predictor
same load and store queue as P6 architecture
Data cache 4-way set associative with victim cache
Instruction cache direct mapped with next-line prefetcher
還有些其他的

我想我應該比你強吧
但你提到的所有東西
我也不是全部都很懂
問維修工程師那些
是太強人所難了

他們是負責修電腦的
不是負責懂演算法的

叫intel的工程師修電腦
保證十個有九個不會


引用:
作者GameBoy_PCDVD
這個 確定 是根據多年取樣,檢視,驗證 而得知 他們的平均值真的是半桶水 我沒騙你

有人遇過 8/9 分滿的嗎 ? 我遇過 , 他是原廠FAE技術主管 , 這身分當然要有 8/9 分滿才能升到這位階

遇到這種人最愉快, from hardware to software ( ex : CPU VRM PWM switch MOS , CCFL inverter , smart Batt. CHG algorithm )
很多細節與原理一點就通 甚至知道的更多, 真厲害, 他如何懂這麼多的, 是那個環境使然嗎 ? 那又為何他底下的人平均值是半桶水 ?

至於那些半桶水 很多細節與原理 講了很久還是點不通 ( EX : Direct Memory Access )
有的甚至謊稱大部分 STORAGE 沒有 DMA 那更別指望給我進一步的協助了 ( EX : how to enable such Function )

這兒應該也有很多人取樣 , 檢視過, 不知驗證結果如何 ?

這兒也應該有人被取樣 , 被檢視過, 不知被驗證感受如何 ?


原意是 : 那些人算工程師 , 那 PCD...
舊 2007-12-16, 02:38 PM #186
回應時引用此文章
sodeon離線中