說明一下好了，根據 sony 的資料 (前面貼的圖)，小弟覺得從進入 DSP block 之後，所有 clock 都與前面類比的 RF 區塊無關，這個 DSP block 必須還原出原來的資料，處理錯誤，並且以內定的速度傳至他的 DA 區塊。因為他使用 1bit DAC 方式，所以 DA 處吃的時脈一定很快。

所以小弟才會對 clock 由 source (CDR) 來覺得懷疑，內部運作與 DA 處的 clock，應該由該 IC 由震盪器震出一個頻率。


另外，除了 on chip 的記憶體外，額外的記憶體可供防震功能，如：

(出自： http://www.sony.net/Products/SC-HP/SG/CD/index.html)