瀏覽單個文章
adelies
Elite Member
 
adelies的大頭照
 

加入日期: Dec 2001
您的住址: Cape Crozier
文章: 6,122
引用:
Originally posted by Shade
...(恕刪)...


最近朋友在改 player 的時脈部分,有機會再來問問有無改善...

至於光纖傳輸,大大提到的小弟很慚愧不瞭解,所以看來有機會得來看看傳輸的原理。不過您提到的問題與小弟朋友說換光纖有差有點相互印證。

至於 player 解讀的資料有 jitter 與本身線路的 jitter,小弟本身的觀點是認為後者影響較大。除非前者的 jitter 過大而導致資料錯誤,而此資料錯到無法還原,不然偵錯機制還是可以取的原始的資料。

依照 SONY 的示意圖:

(上圖出自: http://www.sony.net/Products/SC-HP/SG/CD/index.html )

若照資料中的流程圖來看,照理說前端讀取的 jitter 在資料無誤的狀況無法影響資料的正確性才對,雖然這裡會發生詭異的結果。所以不才目前仍不知道前端讀取的 jitter 如何影響後面的結果。至於您提到的「DAC 會去用從 CD 片讀出來的 Clock」,重建原來資料的確是靠 CD 片,但個人認為解完碼後將,其他的流程會依賴晶片本身時脈,所以對此暫時無法說認同與否,盼您見諒。


PS: SONY 網頁中關於 block 中的數位 PLL 之敘述:
Digital PLL

A Sony-developed digital PLL circuit is used to extract the clock from the RF signal. Although PLL locking is lost when a large defect exists on the disc, PLL pull-in after the defect is quick, and clock extraction can be restarted promptly.
Furthermore, digital PLL circuits have no temperature dependencies, not requiring adjustment of the free-running frequency.
 
舊 2003-09-14, 07:39 PM #112
回應時引用此文章
adelies離線中