PCDVD數位科技討論區
第2頁 共3頁 上一頁 1 2 3 下一頁
每頁顯示此主題的 10 個文章

PCDVD數位科技討論區 (https://www.pcdvd.com.tw/index.php)
-   系統組件 (https://www.pcdvd.com.tw/forumdisplay.php?f=19)
-   -   CPU L1與L2的迷思?? (https://www.pcdvd.com.tw/showthread.php?t=471556)

kodjou 2005-04-11 12:44 AM
還有 不要用注音文 不要以為是新手就安全 發文 文化要搞清楚

beck90237 2005-04-12 10:46 AM
所以這叫做入境隨俗...哈哈= =

你想蛋嘛 2005-04-12 02:02 PM
新手不知道文化丫，稍微講一下就好了，不要這麼火大嘛...
不過現在各大網站都排除了注意文，新手本身真的也不要懶...
選個字是會花多少時間？不然就去學別的輸入法吧~
其實也不會很難，我也是自己看書學的，至少學會後真的很方便，也不用按shift切換

kittyming 2005-04-12 04:33 PM
引用:
作者ckgc
我教你 今天剛考完台大回來 記憶猶新

L1快取最好是小一點 這樣可以使得電子訊號傳遞較快且邏輯閘較少,使得邏輯delay較少,
而導致hit time較低,所以效能得以提升, 大部分建議16K~64K為主

因為L1快取 miss rate 通常不高 , 大概只有2%~5% , 所以L2快取的第一優先考量已不再是hit time了,而是如何捕捉這2%~5%的 cache miss , 使得他不要在L2 cache 時再 miss一次 , 若連L2 cache都 miss , 則這個 miss penalty 是相當高的 , 理由為:要到Memory去抓資料要花費相較於cache 10倍~1000倍 的時間 , 所以L2 cache 傾向於大容量的設計 , 才能避免這個高的嚇人的失誤代價 .

這位大大厲害喔，台大題目出的難嗎?
在計算機概論中L1是register，L2是cache memory，的確register的hit rate很高，所以增大cache memory可以提高hit rate，資料在cache找到就可以減少到main memory的存取次數，提高效率。
這位大大用功喔，這位大大是考資工的嗎?

NONO72324 2005-04-12 04:47 PM
應該要說Intel和AMD對於L1和L2的設計方面是走不同的方向
只用CPUMARK 99的成績來決定那種CPU效能較強其實是很
牽強的 :)

東瀛魔神 2005-04-12 06:31 PM
整體快才重要

:) 像 PI 和 CPU MARK 也有爭議呀

且....要比也要比相近的產品吧 :agree:

ckgc 2005-04-12 06:37 PM
引用:
作者kittyming
這位大大厲害喔，台大題目出的難嗎?
在計算機概論中L1是register，L2是cache memory，的確register的hit rate很高，所以增大cache memory可以提高hit rate，資料在cache找到就可以減少到main memory的存取次數，提高效率。
這位大大用功喔，這位大大是考資工的嗎?


對 我是考資工的
台大資工題目不難 , 台大電機計算機組題目很難 唉~


L1 跟 L2都是Cache
L1是做在CPU核心裡的 L2是做在CPU外面的但是跟CPU封裝在一起
CPU內另外有register
register很小 通常一個register只能裝4byte~8byte的容量
一個CPU大約有32 ~ 128個register
register主要拿來暫存data做運算
或是拿來定址用的~

所以register跟cache還是有點不同

register 又比 cache 快多了 , 但容量相對少很多

kittyming 2005-04-12 07:13 PM
引用:
作者ckgc
對 我是考資工的
台大資工題目不難 , 台大電機計算機組題目很難 唉~


L1 跟 L2都是Cache
L1是做在CPU核心裡的 L2是做在CPU外面的但是跟CPU封裝在一起
CPU內另外有register
register很小 通常一個register只能裝4byte~8byte的容量
一個CPU大約有32 ~ 128個register
register主要拿來暫存data做運算
或是拿來定址用的~

所以register跟cache還是有點不同

register 又比 cache 快多了 , 但容量相對少很多

呵呵!好險沒考台大，不然又當炮灰，這題沒分:laugh:

forum 2005-04-12 11:30 PM
引用:
作者ckgc
我教你 今天剛考完台大回來 記憶猶新

L1快取最好是小一點 這樣可以使得電子訊號傳遞較快且邏輯閘較少,使得邏輯delay較少,
而導致hit time較低,所以效能得以提升, 大部分建議16K~64K為主

因為L1快取 miss rate 通常不高 , 大概只有2%~5% , 所以L2快取的第一優先考量已不再是hit time了,而是如何捕捉這2%~5%的 cache miss , 使得他不要在L2 cache 時再 miss一次 , 若連L2 cache都 miss , 則這個 miss penalty 是相當高的 , 理由為:要到Memory去抓資料要花費相較於cache 10倍~1000倍 的時間 , 所以L2 cache 傾向於大容量的設計 , 才能避免這個高的嚇人的失誤代價 .

hit time??? Academia 的norm 是 access time 吧

還有Larger L1 size 對logic delay 影響沒那麼大
主要是wire delay

forum 2005-04-12 11:38 PM
引用:
作者ckgc
對 我是考資工的
台大資工題目不難 , 台大電機計算機組題目很難 唉~


L1 跟 L2都是Cache
L1是做在CPU核心裡的 L2是做在CPU外面的但是跟CPU封裝在一起
CPU內另外有register
register很小 通常一個register只能裝4byte~8byte的容量
一個CPU大約有32 ~ 128個register
register主要拿來暫存data做運算
或是拿來定址用的~

所以register跟cache還是有點不同

register 又比 cache 快多了 , 但容量相對少很多

L1 跟 L2 都可以做在CPU 外
也可以和Core 有緊密的結合

還有LS architecture 才是讓reg 和cache 有明顯差別的地方


所有的時間均為GMT +8。 現在的時間是05:41 AM.
第2頁 共3頁 上一頁 1 2 3 下一頁
每頁顯示此主題的 10 個文章

vBulletin Version 3.0.1
powered_by_vbulletin 2026。