|
||
|
Major Member
 加入日期: Sep 2004
文章: 169
|
AMD優先供貨好賺的Server市場去了
消費型目前看起來就是加減賺+幫Debug用的 引用:
成本控制不只是好而已，是鬼神等級 看Zen 3 CCD在Server端的產品線就知道 就算1顆CCD八核心中壞了7顆，只有1顆達標，照樣能用(EPYC 72F3) https://en.wikipedia.org/wiki/Epyc#...on_Epyc_(Milan) 不管是有核心壞還是快取壞都能充分利用 看完後覺得難怪AMD低階的型號很晚才出，要累積足夠出貨的量真是要很久 可以說根本是在尾盤清倉 |
||||||||
2024-02-25, 03:40 AM
#11
|
|
|
Junior Member
  加入日期: Mar 2007
文章: 981
|
AMD Zen 5 CPU將於第二季度採用台積電3nm製程，並於第三季度量產
https://www.techbang.com/posts/1132...mcs-3nm-process 另一方面，"Zen 5c"CCD，或高密度組態純"Zen 5c"核心的晶片組，將在更先進的 3 奈米 EUV 代工節點上製造。這兩種 CCD 都將在 2024 年第二季度投入量產，預計下半年推出產品。 "Zen 5c"晶片組擁有龐大的 32 個核心，分佈在兩個各有 16 個核心的 CCX 中。每個 CCX 有 16 個核心，共享 32 MB 三級快取。這 32 個核心每個都有 1 MB 的二級快取，總共 64 MB 的三級快取，這就是 AMD 轉向 3 奈米代工節點的原因。 採用"Zen 5c"晶片組的EPYC處理器將採用不超過 6 個這樣的大型 CCD，最大核心數為 192 個。普通的"Zen 5"CCD 在單個 CCX 中僅有 8 個核心，核心之間共享 32 MB L3 快取記憶體；TSV 提供 3D 垂直快取記憶體，以便在特殊型號中增加 L3 快取記憶體。 ============= 這幾天新聞出現這東西 Zen5 8核 Zen5c 32核 如果屬實的話 那假如桌上型要搞大小核都各焊一顆Zen5跟Zen5C的CCD的話 實體40核 HT開下去不就變80  此文章於 2024-02-29 10:22 PM 被 明彥 編輯. |
||
|
2024-02-29, 10:20 PM
#12
|
|
