PCDVD數位科技討論區
PCDVD數位科技討論區   註冊 常見問題 標記討論區為已讀

回到   PCDVD數位科技討論區 > 電腦硬體討論群組 > 系統組件
帳戶
密碼
 

  回應
 
主題工具
wwchen
Advance Member
 

加入日期: Jan 2003
文章: 328
引用:
作者aya0091
3D封裝跟用TSV方式疊DRAM差在哪邊?
我以為SONY感光元件疊DRAM、手機SOC疊DRAM已經是3D封裝?
https://i.imgur.com/oOYpMbK.png
https://i.imgur.com/aPPIn21.png


依照現行各公司, 包含日本公司發表過的技術報告,
3D 封裝的定義愈趨一致, 主要的是有能力量產的說了就算.

有看到嗎? 邏輯 die + DRAM 上下堆疊是目前 3D IC 的做法.
光是幾層 DRAM 透過 TSV 方式上下堆疊還不是 3D 封裝.

前年吧! GG 發表了世上第一顆 3D IC, 就是那一次, GG 公開放話,
說 DRAM 廠如果不行的話要自己來. 理由就是 DRAM 功耗過大,
把 3D 封裝所做的努力得到的好處全吃光.


A14及LPDDR5的整合扇出型層疊封裝(InFO_PoP)由台積電負責生產。
DRAM die 和 邏輯 die, 各走各的, 透過底下.

這樣說有看懂了吧!
     
      
上傳的圖像
文件類型: jpg mmmmmmmmmmm.jpg (77.2 KB, 124次瀏覽)
文件類型: jpg nnnnnnnnnn.jpg (70.4 KB, 124次瀏覽)
文件類型: jpg bbbbbbbbbbbbb.jpg (237.7 KB, 0次瀏覽)
文件類型: jpg ttttttttttttttttt.jpg (118.2 KB, 0次瀏覽)

此文章於 2021-04-04 07:59 AM 被 wwchen 編輯.
舊 2021-04-04, 07:42 AM #141
回應時引用此文章
wwchen離線中  
明彥
Junior Member
 

加入日期: Mar 2007
文章: 878
引用:
作者wwchen
依照現行各公司, 包含日本公司發表過的技術報告,
3D 封裝的定義愈趨一致, 主要的是有能力量產的說了就算.

有看到嗎? 邏輯 die + DRAM 上下堆疊是目前 3D IC 的做法.
光是幾層 DRAM 透過 TSV 方式上下堆疊還不是 3D 封裝.

前年吧! GG 發表了世上第一顆 3D IC, 就是那一次, GG 公開放話,
說 DRAM 廠如果不行的話要自己來. 理由就是 DRAM 功耗過大,
把 3D 封裝所做的努力得到的好處全吃光.


A14及LPDDR5的整合扇出型層疊封裝(InFO_PoP)由台積電負責生產。
DRAM die 和 邏輯 die, 各走各的, 透過底下.

這樣說有看懂了吧!


大概有點看懂 2.5D跟3D的差別就是
3D是真正不同功能的IC 如CPU GPU 記憶體 上下疊在一起
2.5D基本上 CPU 記憶體 控制器只是一起放在基板上
頂多記憶體下方墊個比較低溫的IC

如果3D封裝可以更加提升的話
那多核心模組化後也可以向上疊 以垂直堆疊方式翻倍增加核心
 
舊 2021-04-04, 07:48 PM #142
回應時引用此文章
明彥離線中  
aya0091
Golden Member
 
aya0091的大頭照
 

加入日期: Apr 2017
文章: 2,748
引用:
作者明彥
大概有點看懂 2.5D跟3D的差別就是
3D是真正不同功能的IC 如CPU GPU 記憶體 上下疊在一起
2.5D基本上 CPU 記憶體 控制器只是一起放在基板上
頂多記憶體下方墊個比較低溫的IC

如果3D封裝可以更加提升的話
那多核心模組化後也可以向上疊 以垂直堆疊方式翻倍增加核心

CPU核心疊加、CPU疊GPU

感覺就是超級火爐而且難以傳導出去

而且縮小晶片體積不知優點在哪?增加互連的頻寬?

CPU、GPU、HBM2分開平放不就好了
舊 2021-04-04, 08:31 PM #143
回應時引用此文章
aya0091離線中  
wwchen
Advance Member
 

加入日期: Jan 2003
文章: 328
引用:
作者aya0091
CPU核心疊加、CPU疊GPU
感覺就是超級火爐而且難以傳導出去
而且縮小晶片體積不知優點在哪?增加互連的頻寬?
CPU、GPU、HBM2分開平放不就好了

大家被一般的產業新聞誤導了.

晶片微縮, 可以縮短各電晶體間的傳導距離, 這才是主要的.
能增進運算效力. 同時, 帶來更低功耗.

能加入更多電晶體, 是基於更低功耗帶來的好處.
雖然摩爾定律強調晶體密度, 但這是最終結果論.

還有, 如果用電路設計誰強, 就能完全掌控 IC 產業的話, i社 會變成這樣?


時代已經走到 "工藝等於一切"!
設計超強, 生產不出來等於白搭, 發表學術期刊, 專利就好了吧!
這就好像是超強世界奇觀建築設計公司, 設計圖畫出來, 卻沒工程公司能蓋一樣的道理.


回應這句: "CPU、GPU、HBM2分開平放不就好了"
Ans: 平放底下那層的工藝水平遠不及用 "晶圓" 上下堆疊.
做 substrate 的, 基板的, 無論技術, 材質, 都不如 前段廠, 差很多哦!


正如你第一句說的, 所以 GG 快步向前邁進 3nm, 2nm, 1nm,...
這不是 GG 假會, 展示工藝技能來吸引客戶, 而是產業有需求.
等到 CPU, GPU 都到合理功耗時, 便能施行 3D 封裝. CPU/ GPU
是二擇一之意.


目前, 看得到的規劃是 ARM SoC 下方封裝 DRAM, 會不會讓手機反而比
桌機 PC 還快, 是有可能發生的事. 但輪不到我們擔心, 商人會讓桌機保有優勢滴.

看看桌機 CPU 實際功耗, 動輒 100瓦, 甚至 200瓦.
GPU 實際功耗突破 200瓦, 頂級卡扣掉 DRAM 產熱, 甚至超過 300瓦.
這都相當不利於 3D 封裝後, 實機操作穩定.


先把那該死的功耗降下來吧!
舊 2021-04-04, 08:59 PM #144
回應時引用此文章
wwchen離線中  
space
Power Member
 

加入日期: Apr 2003
文章: 613
引用:
作者aya0091
CPU核心疊加、CPU疊GPU
感覺就是超級火爐而且難以傳導出去
而且縮小晶片體積不知優點在哪?增加互連的頻寬?
CPU、GPU、HBM2分開平放不就好了

目前矽晶圓製程微縮有其極限,頻率也不可能無限提高
3D封裝是未來應對矽晶圓製程走到極限後但對運算能力需求無限的技術

PS5認為相較於XBOX設計成大晶片低頻率,還不如設計為小晶片高頻率,能獲得更低的成本,並且又擁有相近的效能跟攻耗

所以我認為核心疊加是出於小晶片成本的考量

以GPU為例
假設未來矽晶圓只能做到1.5nm,且製程技術已經停滯不前5到10年
但NV老黃推出的顯示卡9090晶片對面積基本需求為1200mm2,算上良率成本之後
該規模消費級負擔不起,而且封裝後也會因為面積太大一般顯卡放不下

這時如果是做成300mm堆疊4層或是2X2層,經過良率換算後是消費階級可以負擔的範圍,並擁有相近的效能

至於溫度問題,目前似乎只能靠降低頻率或是考慮3D封裝時模塊化設計結構來解決
舊 2021-04-05, 12:48 AM #145
回應時引用此文章
space離線中  


    回應


POPIN
主題工具

發表文章規則
不可以發起新主題
不可以回應主題
不可以上傳附加檔案
不可以編輯您的文章

vB 代碼打開
[IMG]代碼打開
HTML代碼關閉



所有的時間均為GMT +8。 現在的時間是05:53 PM.


vBulletin Version 3.0.1
powered_by_vbulletin 2021。