Junior Member
加入日期: Jan 2003
文章: 967
|
諾發研發超低介電常數材料提供32奈米積體電路元件應用
http://tw.news.yahoo.com/article/ur...30/5/1m6jq.html
諾發研發超低介電常數材料提供32奈米積體電路元件應用 更新日期:2009/06/30 11:48 (中央社訊息服務20090630 11:48:10)諾發系統研發了緻密的超低介電常數(ULK)薄膜比多孔ULK提供更可靠元件整合。使用一種新型的單一反應劑的這些薄膜沉積加上諾發擴散屏障層應用在典型的32奈米元件結構,能降低有效介電常數約為百分之五。 將ULK材料計劃整合嵌入式導線互連構需要面對濕式清洗、化學機械研磨、電漿蝕刻等製程挑戰。一般多孔性ULK薄膜是使用兩種化學品來反應產生,其中包括致孔劑和結構劑。在紫外光熱處理(UVTP)的步驟之後,致孔劑隨後被除去了而留下孔洞。矩陣的相互關聯的毛孔成就較低的介電常數,但會導致多孔膜非常容易的吸收溶劑和水分。所以需要額外的一體化整合步驟,如熱烘烤或沉積的封蓋薄膜層來保留ULK完整。這些額外的步驟,增加生產過程的複雜性和成本。相反的,在UVT處理過的緻密ULK薄膜通過交聯的鍵結的結果增加了機械強度。圖片顯示比較緻密ULK和多孔ULK薄膜溶劑滲透性。諾發緻密ULK薄膜在介電常數2.55所顯示的溶劑擴散係數數字約為5至6倍低於多孔性ULK。 當對諾發緻密ULK薄膜進行蝕刻,垂直結構的概貌可以很容易獲得,這是一個蝕刻化學均勻分布反應的直接結果。32奈米所需要較為嚴格的導線間距是為改善擊穿電壓及漏電流的容許能力 ,也顯示多孔性ULK所形成的孔洞,其說明有必要控制CMP 和介質擴散屏障薄膜沉積之步驟間的等待時間。而諾發的緻密ULK薄膜並不需要嚴革時間控管。 諾發PECVD事業群技術經理Andy Antonelli表示:「諾發緻密ULK薄膜能比多孔ULK薄膜低百分之五的有效介電常數值而不會增加製程整合的複雜性,這些緻密ULK材料已被設計成為一個符合濕式清洗,CMP和蝕刻模組需求而且是可靠的製造解決方案。」 欲了解更多關於使用緻密ULK材料的相關信息,請瀏覽諾發系統網站 ==== 看起來32nm CPU量產有望?? 這家諾發系統查過是(美商Novellus), 不過不知道跟Intel或是AMD等公司是否有合作 XD? 小弟不才,不知道這些業界關係,還請理解的大大講解一下^^; |
|||||||
2009-07-01, 03:24 PM
#1
|
Master Member
加入日期: Sep 2003
文章: 2,102
|
引用:
小弟是看不懂他在寫什麼? 但如果是新技術要用到半導體上面,通常CPU是擺在最後面,擺在第一位可能是SRAM
__________________
[ExtremeTech]VGAMaster |
|||
2009-07-01, 06:11 PM
#2
|
*停權中*
加入日期: Nov 2008
文章: 110
|
諾發應該是跟應彩類似的公司
作機械的 提供半導體所用的機械 像應彩跟txmc跟關係,txmc給他錢(給應彩五十億美金研究新設備)及買應彩設備 而應彩提供設備及人力支援 小弟不才只知道這些 此文章於 2009-07-02 08:26 AM 被 努力吧 編輯. |
2009-07-02, 08:18 AM
#4
|