|
||
|
Power Member
 加入日期: Dec 2003
文章: 613
|
引用:
IBM的Power 7可以關閉一半的核心,除了省電,剩下的一半核心可以獨享較大的 L3 Cache,極限差不多就這樣 想要兩個核心打一個核心,得先想想看每個核心自L2 Cache開始都是獨立的管線 階層可是又深又複雜,在最深處的整數運算單元與浮點運算單元是要如何跟另一個核心合併? 還是提升每個核心的執行效率比較實際 |
||||||||
2013-01-02, 08:15 PM
#51
|
|
|
Master Member
  
加入日期: Oct 2000 您的住址: 約束の地
文章: 1,770
|
引用:
對，實際上在處理器核心中要達到定義上的逆向超線程是不可能 但也就如前面板友所提到的 若程式能夠配合，在單一程式可平行運算的部份讓多個核心去共享執行 某種程度上達到提昇執行效能的目的 當然 最根本的還是提昇單核心/單緒的效能才是最立竿見影的了 此文章於 2013-01-02 08:28 PM 被 Technology 編輯. |
|||
|
2013-01-02, 08:27 PM
#52
|
|
|
*停權中*
加入日期: Nov 2012
文章: 608
|
引用:
快了 快了 大家多捧點場 AMD自然會想辦法 就是有很多人搞不清楚狀況,又要馬兒好+又要馬兒不吃草  現階段支持AMD的人都是以大局+天下蒼生為重的真好漢 至於I飯:你們想買9999元的賽揚,那是你家的事情,別把大家拖下水  PS:如果把FX視為4C8T 那IVY相對的單直行緒效能 也不過就是用完整的1核去打人家的半核(1/2 C)而已  有啥好囂張的  此文章於 2013-01-03 08:15 AM 被 東京殘酷保全 編輯. |
|
|
2013-01-03, 08:09 AM
#53
|
|
|
Elite Member
加入日期: May 2002 您的住址: 板橋
文章: 5,112
|
引用:
真要外掛MOS/電感都得外掛才實際,電感外掛時光想到MOS到電感間的電流對socket內其它pin所"貢獻"的EMI/RFI就讓人頭皮發麻(i.e.頂多內建PWM controller,不過搞到MOS/電感都外掛那內建PWM controller的意義實在很有限吧  )....
__________________
士大夫之無恥,是謂國恥 ....
|
|
|
2013-01-03, 09:29 AM
#54
|
|
|
Senior Member
加入日期: Dec 2002
文章: 1,370
|
真的沒人知道原理
 看來得等 NDA 解禁了
__________________
要討論也要找能溝通的, 跟狂吠的狗溝通只是浪費時間. 每日一句 : 很多不等於多數，也不等於少數 |
|
2013-01-03, 05:07 PM
#55
|
|
|
Senior Member
加入日期: Jan 2004 您的住址: 高雄市
文章: 1,244
|
引用:
所以安規裡的EMI跟EMC會不過!?@_@!? |
|
|
2013-01-04, 10:47 AM
#56
|
|
|
Senior Member
加入日期: Feb 2002 您的住址: 宜蘭
文章: 1,341
|
引用:
http://pc.watch.impress.co.jp/docs/...227_580258.html On-die magnetics.
__________________
AMD Athlon 64 3000+ Asus A8N-E nfoce 4 empowered Simems DDR 400 512MB *2 Benq 1640 --------------------------------- |
|
|
2013-01-04, 11:20 AM
#57
|
|
|
Elite Member
加入日期: May 2002 您的住址: 板橋
文章: 5,112
|
引用:
原來是提高切換頻率(30-140MHz),以降低對電感/電容的須求,不過這麼搞一是負責switching的主動元件難度大增(一般不會超過10MHz),二是MCM上的VRM可能會有干擾MCM上其它部份的機會,三是製程成本恐怕不低(M/B拿掉VRM省下的成本拿來貼在CPU上或許還不夠  ),是好是壞就很難說了 .... |
|
|
2013-01-04, 11:40 AM
#58
|
|
|
Master Member
加入日期: Sep 2003
文章: 1,810
|
結果電感不是on-die,是on-package (至少在Haswell 還是這樣)
只不過就像我上面提到電感需要面積很大 裡面幾個有秀出on-package的實照,約略為CPU的 1/5~1/4大 雖然不同die成本結構會不同,但這個面積真的算大而且更效能無關 吃成本又看不出來效能 如果on-die的話 恐怕會跟CPU 焊在MB上不可更換的政策是連攜技 此文章於 2013-01-04 12:57 PM 被 orakim 編輯. |
|
2013-01-04, 12:53 PM
#59
|
|
|
Senior Member
加入日期: Dec 2002
文章: 1,370
|
引用:
 這裡有給學過電力電子的人看資訊 降低電源電壓變動量 整合LSI及DC/DC轉換器出線 http://www.mem.com.tw/article_content.asp?sn=0804020018 不過 intel 沒有提到, 他們是否有實作 soft-switching 以前還在學校時, 大於 1MHz 的設計幾乎必須靠 soft-switching 來提昇效率 但是 soft-switching 電路必須用更多元件實作(成本高, 控制更複雜) 而這對 intel 來說不是問題 
__________________
要討論也要找能溝通的, 跟狂吠的狗溝通只是浪費時間. 每日一句 : 很多不等於多數，也不等於少數 |
|
|
2013-01-04, 01:14 PM
#60
|
|
