SDR是以訊號上升來作為收發資料的觸發準位
所以一個時脈周期只能收或發一次資料
DDR則訊號上升下降都能觸發資料收或發
所以一個時脈週期可以兩次收或發資料
Double Data 是不用提升時脈但卻相當 SDR 提升時脈的效果 Double Data Rate
且訊號的上下緣觸發可能同時發生嗎？同時上升然後同時下降？

"而一個週期的Dual Channel DDR400 資料量為 [(64 x 2 )←單條記憶體] x 2 ←二條(雙通) = 256不是你說的 64 x 2 = 128"
雙通道的概念簡單的說像是 一條一線單向車道擴充為兩線單向車道一般可以讓頻寬更大
目前　k8/p4 不支援雙通道(如　s754)下的情況是只有一線車道　64bit*1=64bit
支援雙通道(如 s939)時就是　 兩線車道　64bit*2=128bit
DDR Dual channel是把　DDR 跟　Dual Channel 兩種合起來
在一個時脈週期下才會是上面的　256
如果有人生產(假設性產品) SDR Dual channel 那在一個時脈週期下是只有 128
因為只能傳送一次資料　64*2(雙通道)*1(只能傳送一次資料)=128
DDR Single channel 也是　128
64*1(單通道)*2(傳送兩次)=128

==========================================
所以你看圖Q1、Q2都差了半個波啊，看圖中DDR∼
上升觸發的Q0、Q2與下降觸發的Q1、Q3他們的週期都同等於CK
Q0、Q2同屬同一脈波而Q1、Q3則同屬於另一脈波。

所以
"同時傳送分別由上緣及下緣觸發的方波各一個(同步雙工)，時脈同為 200 Mhz 的方波二個"
在哪裡？
你的圖中
上面的CK一個升降是一個訊號週期
下方是記體體收發資料的週期
記得一個訊號的升降才是一個時脈週期，照你的說法會出現很詭異的咚咚
比較簡易的SDR 與 DDR 示意圖

SDR實際時脈200Mhz，一個時脈週期(含上升下降)傳送資料一次
200Mhzx 64bit /8 Byte

DDR實際時脈200Mhz，但是一個時脈上升、下降各傳送資料一次。
應該理解為:
工作時脈為200Mhz，但是"等效"時脈為400Mhz(也因此稱作DDR400)
200Mhz x 2 x 64bit /8 Byte =3200MB/s (PC3200)





雙通道記憶體技術，就是在主板北橋晶片組裡製做兩個記憶體控制器，這兩個記憶體控制器是可以相互獨立工作的。
而在這兩個(Dual Channel)記憶體通道上，CPU可以分別尋址、讀取資料，
從而在理論上使記憶體的頻寬增加一倍。
單條記憶體通道為64bit，因為建置了兩條(雙通道)
所以理論上就有了128bit。(但是每條記憶體通道仍為64bit)

習慣上我們會以64bitx2=128bit來稱呼雙通道記憶體位寬。
但理解上，仍應以"理論"上等同128bit 為適當。

因此，雙通道技術本身和記憶體沒有關係，而是主機板晶片組所發展出的一種技術。
目的是希望增加CPU至DRAM之間的通道寬。
以解決單通道記憶體頻寬窄的傳輸瓶頸。



如果是單通道DDR架構，您安裝DDR400，Bios即是顯示DDR400。
沒有所謂的 廠商習慣以(時脈x2)來表示「雙通道」
如果是雙通道DDR架構，您安裝DDR400 兩組，DDR400記憶體仍是沒有改變，
只是架構為Dual Channel，因此bios顯示Dual Channel DDR400

一點點心得分享，以上

兩位大大：
CPU-Z雖然偶爾會誤判但是卻是不會騙人的∼
你們是不是把 DDR400 跟 DDR2 400 給混為一談了？

就跟硬碟一樣，當轉速由4500轉提升到10000轉硬碟時，資料傳輸能力變二倍了，你們總不能
說是因為pci 的工作時脈提昇兩倍(33Mhz→66Mhz)所致，何況記憶體只是儲存媒介，只有多
少奈秒刷一次電，得以讓記憶體區塊中的資料保持住的問題。工作頻率是由晶片組控制的∼
200Mhz 絕不會變 400Mhz)，連上、下緣觸發電路也是由晶片組控制觸發的，而不是由記憶
體自己發送出信號的，要是有這種記憶體，那就太可怕了，那還得要有一顆記憶體專用的處理
器、振盪器才行，那不就要叫做MPU了，不過個人pc上是沒有，只有坎入式系統才有這種東
東。（而且要是記憶體會自己發出400Mhz的脈波，大家再怎麼超頻也就不用跑同步了，因為
外頻怎麼調，記憶體的時脈還是維持在400Mhz而已）

好吧
wikipedia,intel等大公司正等著你去改寫

Dual Channel-enabled memory controllers utilize two 64-bit data channels, resulting in a total bandwidth of 128 bits, to move data from RAM to the CPU.

In computing, a computer bus operating with double data rate transfers data on both the rising and falling edges of the clock signal
摘自wikipedia...

原文 http://en.wikipedia.org/wiki/Dual_channel
http://en.wikipedia.org/wiki/Double_data_rate

Double data rate
你哪隻眼睛看到 DDR 的工作時脈就是二倍的 SDR 的工作時脈？
雙倍資料率不是雙倍工作時脈耶
指的是資料傳輸效能同等於雙倍時脈時的傳輸效能耶，不代表時脈就是 SDR 的二倍勒
另外我說的是
『一個週期的Dual Channel DDR400 資料量為 [(64 x 2 )←單條記憶體] x 2 ←二條(雙通) = 256
不是你說的 64 x 2 = 128』
因為上、下緣觸發的關係，一個週期傳輸二次，跟你的一次128有甚麼不一樣？

要不要多回去多改一些
有一些地方您忘了改

記得要改成資料匯流排頻寬x2

總算知道一個週期是兩次了


還有這篇，
雙通道要改成 DDR 不過要加上水舞大的等效時脈才是完整
你到可以寫信去威剛建議威剛修修這部分
"且在基準頻率不變的前提下，時脈得以提升為原來SDRAM的兩倍。"
要修成水舞大的等效時脈