|
||
|
*停權中*
加入日期: Aug 2012
文章: 0
|
引用:
當年在做這個東西…那有VERILOG最多就是VHDL…然後就要自已去用ORCAD來LAYOUT自已手工去焊PCB來看自已做的怎麼樣…那個年代連SOURCE CODE都還沒有現在VERILOG的RTL加密保護…跟本不可以拿出來給人看… 怎麼做到的…如果版上的神人異士這麼有心…請自已去試吧…我最近在加緊努力要讓晶片出台…如果一切順利…會再來帖…如果不幸…可能又要再另一個十年的心酸…不過我已經沒心了… |
||||||||
2012-08-31, 02:56 PM
#191
|
|
|
*停權中*
加入日期: Aug 2012
文章: 0
|
引用:
這樣做並不能幫助我實現我要的東西… 我當年就是在追創投融資…只是我當時的困難就是太多的民粹跟嘴炮…痛失了我得到公股投資的機會… 當年，我遇到的事情比版上這些人的嘴還狠毒…也是我第一次見識到人可以多虛偽… |
|||
|
2012-08-31, 03:13 PM
#192
|
|
|
Major Member
 加入日期: Dec 2000
文章: 125
|
IC 設計軟體的問題
各位先進想請教一個問題
脫離硬體已 25年(自出校門便從事軟體設計的工作)，只記得7400這顆IC、麵包版和一支邏輯檢驗筆，其它都不是忘光光，就是在那時代根本不曾出現過。 有沒有什麼IC 設計軟體，是將各功能電路圖模組化後，形成功能模組庫，讓設計者以自由組合的方法，組合出自己想要的IC？ 如果有這樣設計軟體，大概多少錢一套？ |
|
2012-08-31, 03:55 PM
#193
|
|
|
Advance Member
  
加入日期: Jul 2001
文章: 463
|
引用:
妳講的應該CPLD跟FPGA就可以滿足妳了 現在的tool看你要畫線拉邏輯閘還是用硬體語言 甚至混合著用都可以 簡單的應該一千有找吧 話說樓主還沒講到專業的部份阿？？？ 是故意迴避嗎？？一直在講錢 |
|
|
2012-08-31, 04:45 PM
#194
|
|
|
Master Member
加入日期: Nov 2000 您的住址: 台中
文章: 1,760
|
加入好的團隊發揮所長才是最方便的路吧
不過看了樓主你的發言 當初會遇到這些應該不意外 說了一堆模糊的東西 但都沒說到重點 引用:
|
|
|
2012-08-31, 05:16 PM
#195
|
|
|
*停權中*
加入日期: Mar 2002
文章: 733
|
引用:
要玩RAMDISK，記憶體市場價格要低迷才划算......  |
|
|
2012-08-31, 05:20 PM
#196
|
|
|
Master Member
加入日期: Mar 2006 您的住址: On Chip
文章: 2,202
|
引用:
你問的軟體, 統稱叫 : EDA (Electronic Design Automation). 現在IC Design的EDA tools都是異常的強大+龐大, 目前IC Design EDA市場由兩大廠商把持, 分別是 : Synopsys(美商, 中文叫 : 新思)跟Cadence(美商, 中文叫 : 益華), 其中Synopsys剛剛才把台灣唯一一家的EDA業者 : 思源科技(Springsoft)給收購了... 想知道現在的tools有多強, 請上他們官網, 保證你看到眼花撩亂... |
|
|
2012-08-31, 05:36 PM
#197
|
|
|
Major Member
加入日期: Dec 2000
文章: 125
|
引用:
感恩！ 剛去兩家官網朝聖，比我想要的還強大，把老闆賣了都玩不起，還是乖乖的用PC軟體跑就好，其實想做成IC，只是想加速一個演算法而已，這是看完本串討論的突發奇想，現在美夢破碎，回歸現實，現實真殘酷。  |
|
|
2012-08-31, 06:41 PM
#198
|
|
|
Regular Member
 加入日期: May 2002 您的住址: tw
文章: 91
|
引用:
還有一家incentia拉~~~~~~~~~ |
|
|
2012-08-31, 09:52 PM
#199
|
|
|
Regular Member
加入日期: May 2002 您的住址: tw
文章: 91
|
引用:
最算是非X86(不是8051這類),現實就是做出來就是要有一定的效能. 先不管成本多少,你確定你那科CPU效能是夠的.一顆做7年,比intel還久. 就算做7年,你能評估7年後需要哪種等級的效能,再以這效能為project target下去設計. 對!就像你講的短視...... 可是你也要有說服力的講法.縱然老闆不出資,至少聽了(就我來說) 這是有可能. 從你之前發的文(AMD…amd只能在x86 macro op code上做原生的反向工程) 這點,我聽了真豪小. 反向工程大家都會做(原因很多種),真的還是有養研究跟設計team.在FPGA驗證完,就可以下線.現實狀況告訴你,即使同一支vector在FPGA pass, real chip 也是有fail的情形發生. 不知道你在說服投資者,有提完整的計劃嗎? 1.多久會完成. 2. architecture team ,RTL team , back-end team , software team ,test team , system team...... 3.財務報告....... 聽到你的說法,就跳來跳去.......... 我不是你要跟我說這麼多,而是你的發的沒甚麼系統性~~~~ (如有得罪,先說聲抱歉) |
|
|
2012-08-31, 10:18 PM
#200
|
|
