首先，一定要把這論述整個留起來，我不是在浪費網路資源。

頻寬大小是不等於傳輸速度的，不要誤導新手。

原本的定義是很明確的是沒錯的
而"pci-e 16x比agp 8x快3.5倍"
是 1. bus頻寬是3.5倍
還是 2. 假如做成顯示卡，執行效率會是3.5倍
這是我說的不同人看同一句話，會有不同文字認定的問題
我覺得整個討論這主題的網友，都同意 1. 才是對的
但是有的人認為 "pci-e 16x比agp 8x快3.5倍" 這句話
應該是指 2.這件事，可是原發言者是說，他指的是 1.
然後爭議就一直產生了，這就是我說的"文字認定"啦
例如我看您的回文，也還是認為這是"文字"認定問題啊
好比英文的wide表示頻寬，而不是fast
所以中文不適合用"快"，您舉例這可以從原文來應證的...
我的感覺這就是"文字認定"或"表達方式"的不同

1不精確,2不對

因為兩種bus的burst長度的能力不同,return資料的速度不同都會影響到回給device的資料量,要精確計算是不容易的,牽扯到throughput,latency,burst,overheat,request quie......,OS與driver的behavior都會造成一些tradeoff,3.5倍只是一個估略值,是不精確的,只是大概表達了在整個顯示卡的動作的整個過程中的匯流排傳輸這部份的差距,並不能表示PCI-E的卡就比AGP8X快3.5倍,也就是AGP8X的卡不會比AGP4X的卡快兩倍,但是AGP8X的throughput是AGP4X的兩倍.
所以,"快"與"頻寬"是不同的,英文中文都一樣.

Overheat好像是指過熱..小弟猜您應該是說Overhead
Request Quie是什麼意思呢？Quie好像沒這單字，還是Quit?
但是Request Quit是啥意思....小弟也是不懂
小弟只聽過Request Queue...但是Queue跟Quie差有點多

關於1.假如要考慮這麼複雜的話，他本來就永遠沒有精確的答案的，所以一般的有效頻寬估計，通常都是用一般的認定的理想狀態。您也認同agp 8x的throughput會是agp 4x的兩倍，當然..事實上精確的說就算也是接近兩倍而已，因為他不是100%永遠都是32bit/cycle的狀態，但是這樣與其說不精確，我是覺得算是吹毛求疵了.....不過要是說這樣是不精確，倒是也不能說錯。

請教您pcisig的文件要如何獲得呢？小弟想註冊，但是似乎蠻麻煩的，必須要有他核可公司的資料證明才有辦法取得，真是蠻麻煩的。
還是有您可以直接幫大家解惑那就更感謝了

我想原因應該是我電腦方面的基礎不好 ~因為不唸資訊出身
計概K了但也是很多看的很模糊 ~比如說有些基本名詞AGP的"32bit"
這篇文章看到後來我誤以為32bit是表達頻寬的一種方式
總之 ~ 我覺得還好啦 ~ 至少我有仔細看你們在討論些什麼~
我也明瞭mikehu並沒有刻意強調頻寬跟速度是相同
因此對我而言~你們的辯論不算是有誤導~我反而學到不少道是真的
而文章的爭議所在 ~ 偏偏又剛好PCI-Express16X比AGP8X快(僅指匯流排速度)
至於那關鍵的"3.5倍快"怎麼來的 ~ 如果有人會算的話真相就大白了
因為
如果3.5是頻寬比的話 mikehu兄可能就會承認不對吧!
如果3.5是速度比的話 mikehu兄說的就有道理 ~但此論點不表示頻寬一定就是速度來混為一談

klipschpromeida兄,真是丟臉,下午趕著出門,沒注意到打錯字,有錯就算了還一次錯兩個字,感謝您的更正!
PCISIG的確是member才可以進去下載,我無法給您文件,不過台灣已經可以買到MindShare出的PCI EXPRESS SYSTEM ARCHITECTURE(ISBN 0-321-15630-7),這本寫的不錯,比光看spec.來的易懂(spec.只會告訴你要這樣做,不會告訴你為什麼要這樣做)您有PCI的基礎相信很容易就上手的!!

頻寬在數位的定義是單位時間可以負載多少東西,你可以很狹義的單指匯流排的每個bit time可以裝多少東西,或者廣義一點的描述真正動作時匯流排大約可以載多少東西,今天這個爭議應該不是在這個上面!!

"匯流排的每個bit time可以裝多少東西"讓我聽的有點莫名其妙
每bit time可裝的東西就是1各bit，這是不考慮寬度時的狀況
也是他的定義，但是這怎麼會變成反問出"可以裝多少東西呢..."
我聽到"匯流排的每個bit time可以裝多少東西"
就根本覺得像是一句互相矛盾的話，他怎麼變成是頻寬呢？
不知道是小弟程度還不夠....盼您釋疑

而"真正動作時匯流排大約可以載多少東西"，這我也不是很懂
何謂"真正動作"或"假的動作"？還是您是要指"有效資料"
不過計算頻寬通常不會只算有效資料，而且他也無法精確
有效資料這是表示bus的效率，但是卻不是頻寬
而且有效資料還得考慮到protocoal的種類才有意義

離題一下,想請問wbj兄,HTT 1X clock rate是200MHz,以K8 3200+ L2 cache 1MB的CPU來說,他的真實時脈是200MHz*10,假設我將主機板的BIOS LDT設成4X,而CPU我設250*10,那這時的HTT clock rate是800MHz,還是變成1000MHz,也就是說HTT 1X clock rate會不會隨著CPU外頻而變動,還是說HTT 1X clock rate是固定在200MHz,感謝了

您說的沒錯,這裡指的"bit time"是指一個數位邏輯去latch一個狀態到可以去latch下一個狀態所需的時間,單位是時間,幾個bit的寬度都無所謂,當然也是指1個bit寬度的匯流排傳1個bit的時間.一個66Mhz的AGP1X的一個bit time是15ns,可以傳32bit的資料,一個66Mhz的AGP2X的一個bit time是7.5ns,可以傳32bit的資料......依此類推,我講的是整個匯流排,在這段時間內總共可以丟多少東西出去.

AGP在發request給北橋到北橋回第一筆資料給AGP的時間就是AGP卡在跑AGP cycle時的最主要的latency,一般DRAM controller沒有在做別事的話10個AGP clk內一定會把第一筆資料送回給AGP卡,卡夠力的話可以一直burst下去,DRAM也沒事一直回資料給卡,那頻寬就很接近理論值了!但是沒有這樣的AP會叫卡去幹這種事(除非是卡本身的測試程式有可能會這樣惡搞),所以您的想法就是我要表達的,就是一個效率的問題,現在的卡與現在的AP在操AGP BUS這方面還看不太出來與PCI-E有多大的差異,誠如您說,"有效資料"在不同protocoal的是不一樣的,所以這就是Intel為何要說3.5倍這個數字,因為這不僅跟protocoal有關,卡的burst能力有關(當然Driver有很大的影響),跟AP也有關,因為PCI-E這種Packet Base的Transaction,每個layer都加了一堆header,CRC等等甚至8b/10b,而每個request還不一定一樣長,所以很難去算的精準.之前有人回應舉了AGP卡上面的記憶體是多快,孰不知那是指burst下的理想值,事實上那種顆粒的latency是很大的,要靠一些interleave與加大寬度之類的方式來減低.....離題太遠了!我今天會跳進來是因為,原始爭議點頻寬跟快是不一樣的,這點要講清楚,至於頻寬要去如何界定,那是見仁見智,也可以是廣告詞.