![]() |
||
*停權中*
加入日期: Mar 2011
文章: 1,522
|
引用:
這實在太瞎了 一直強調王道的怪人 居然講出storage和高階網通設備中沒有任何的ppc sparc m5/m7是外接卡 ![]() ![]() ![]() http://www.oracle.com/us/products/s...ide-2076743.pdf 上面連結請自己慢慢品味 小弟我對只會強調誰是王道這種硬性分類沒興趣 又不是在選後宮佳麗,還王道.................... 回去上班,恕不奉陪 此文章於 2015-04-22 10:11 AM 被 csshih 編輯. |
||||||||
![]() |
![]() |
*停權中*
加入日期: Apr 2015
文章: 15
|
引用:
現今cpu的運算速度早就遠遠超越 memory的頻寬速度 所以才有pipe-line等學說 來解決這些問題 risc&cmt 就是非常適合管線 你cpu就是會卡記憶體頻寬(inculding cache),再快也沒用 這大家都知道 從開發/編譯 者來定義處理器的發展 這是反其道而行 此文章於 2015-04-22 11:30 AM 被 gtbfrvdecswx 編輯. |
|||
![]() |
![]() |
Advance Member
![]() ![]() 加入日期: Sep 2004 您的住址: Kimagure Orange Road
文章: 401
|
引用:
管線化不是用以解決CPU的記憶體頻寬限制的, 反而是提升指令執行效率的做法, 您這樣的說法感覺上是矛盾的... 當然外取本身的設計也導入了超純量架構, 要說這個是為了縮短與高速的CPU I/O之間的落差也不是不可以啦XD 諸多超純量架構設計早就把x86/CISC和RISC等等的界線模糊化, RISC和CMT與管線化的適合度也沒有具體關係, 不然Prescott那個誇張深度的複雜管線是啥鬼o.O 扯到效率問題就扯更遠了... 光是核心架構一換就差個天差地遠, 客觀評估怎麼比? 至於定義啥處理器的發展等等的... 就是市場決定一切而已, 西瓜偎大邊, 哪邊有錢哪邊跑而已, 當然說啥王道也是過於誇張了^_^ 結果論罷了...
__________________
|
|
![]() |
![]() |
*停權中*
加入日期: Apr 2015
文章: 58
|
引用:
先不要說我是不是怪人 抱歉這位先生 請問你到底是生活在哪個平行時空啊? 你真的以為那些data center真的裝了powerpc???? powerpc只出到"g5"而且沒有支援smp multi socket!! 更不用說早就在2007年就EOL(end of life)了 而且我所知道的mainframe/data center只裝POWERcpu!! 所以更沒有所謂PPC in storage... sparc m5/m7支援socket/SBC/bga solder on PCB(accelerator card). kinght lander也有支援socket難道knight lander是general purpose cpu? 不管是怎麼封裝co-processor就是co-processor. 所謂王道就是每個core都有獨立的front end(instruction fetch buffer, branch prediction, register, register rename allocator table, decoder/sequencer, uops buffer, issue port) + back end(scheduler, OoOe function, reorder buffer, reservation station, ALU/AGU, FPU, retire register, momory reorder buffer)+ instruction/data cache + cache TLB+ pipeline + L2 cache. 而CMT(cluster back end OoOe core with independent pipeline in the module share with same front end, instruction cache cache and Floating Point Unit ), morphcore(multiple front end share same execution engine), module(many tiny core pack in block) 偏偏是劍走偏鋒顛覆以往的傳統設計只為堆核心衝多緒的設計不是邪道不然是什麼?? 引用:
CMT跟pipelining一點關係都沒有 從開發/編譯 者來定義處理器的發展 這是反其道而行 那看看cell的下場吧 連crytek跟john carmark都表示ps3是最爛最難搞的platform. 更不要說sony在7th console war中幾乎是被360壓著打了. 得罪了developer就算你是強如apple也會被淘汰掉 此文章於 2015-04-23 01:14 AM 被 flatmode 編輯. |
||
![]() |
![]() |
*停權中*
加入日期: Apr 2015
文章: 58
|
引用:
pipelining是讓cpu可以load/decoder/execute/store stage by stage並減少compiler的複雜度 因為386以前沒有pipelining的時候compiler必須要使用assamply指定decoder怎麼導入 logic unit怎麼執行...而pipelining後只要把register標示好跟作path way就行了 superscale則讓cpu可以擁有更多decoder/issuer port來執行更多instruction. 一切的一切跟那群多核多緒魔人所提倡的CMT八竿子打不著 |
|
![]() |
![]() |
Power Member
![]() ![]() 加入日期: Jan 2008 您的住址: 碗公裡
文章: 668
|
引用:
明明維力炸醬麵比較貴, 所以我現在都馬吃科學麵 ![]()
__________________
![]() |
|
![]() |
![]() |
Golden Member
![]() ![]() ![]() ![]() 加入日期: Dec 2001
文章: 2,914
|
引用:
搞不懂為什麼很多人認為AMD追上來Intel就會降價 ![]() AMD效能如果追上Intel,Intel根本不會降價,反而AMD會漲價 當年K8 ko P4的時候不是也賣5~6000多,高階照樣賣999美元 而且現在AMD也不是每個都便宜又大碗, 就覺得兩千以下的單模APU規格砍得太兇了,根本買不下去 ![]() |
|
![]() |
![]() |
Golden Member
![]() ![]() ![]() ![]() 加入日期: Dec 2001
文章: 2,914
|
引用:
指令集SSSE3 SSE4.1/4.2 Intel早就全線有了 ![]() 低階缺的是AVX/AVX2,FMA3 AMD目前沒有支援AVX2指令集 但Intel其他功能的確砍得兇 ![]() VT-d,TSX-NI之類的東西連i3都沒有 |
|
![]() |
![]() |