|
||
|
Major Member
 加入日期: Jan 2005 您的住址: 台北市
文章: 166
|
引用:
關於第一點會有如此誤解是很合理的 為什麼會如此做牽涉到所謂分層快取的概念 我相信根據前面的解釋大家都知道了 要[大] 要[多路關聯] 要[OOXX]下要快是很難的 所以我們把原本可以一層搞定的快取分層 把第一層快取縮小 這層快取的目的是[在可接受的命中率下盡可能的快] 所以第一層快取儘量降低關聯性 儘量調整快取的大小 來達到較高的速度 而命中率的部份就交給第二或更後面的快取來補足 此時後面這幾層快取注重的是命中率 速度不是第一優先考量[當然還是重要] 所以會有較大容量 以及較高的關聯度 整段的結論就是 [要增加快取命中率 大家通常同時增加關聯度以及快取大小] 但是不代表 [增加快取大小的同時必須增加關聯度 亦或 增加關聯度時必須增加快取大小] 不知這樣的解釋是否可以接受 假設還有疑問的話建議參考WIKI看看有沒分層快取的相關資料 第二點我了解了 |
||||||||
2009-07-23, 09:27 AM
#91
|
|
|
Major Member
加入日期: Jan 2005 您的住址: 台北市
文章: 166
|
或是換個說法
增加快取命中率是動機 而增加關聯度 增加快取大小 是所謂的外顯行為[恩 我對心理方面的不熟] 今天是因為某個動機而導致兩個外顯行為一起出現 並不代表這兩個外顯行為互相之間有因果關係(好像越來越玄了) 一個4KB的L1可以有全關聯度 一個128MB的LX(隨便來個數字吧)也可以直接對應 這些東西不是不能存在 只是可以被其他更好的設計取代 |
||
|
2009-07-23, 09:39 AM
#92
|
|
|
*停權中*
加入日期: Jan 2008
文章: 1,281
|
引用:
謝謝回答 順便補充其它「片面性能」的推測上有跡可尋之處： 1.Intel可以把L2的速度做到L1的二分之一左右甚至更快，但AMD只能做到四分之一左右甚至更慢。(這裏說的速度純粹是以 Everest Cache Benchmark 的實測數據來做比較，不考慮其它變數) 2.Intel可以把L2做到6M之譜且依舊維持第一點說的高速，更重要的是其延遲週期之表現反而優於上一代只有4M的產品 3.Intel可以把L2的關聯做到24路，但AMD只能做到16路 |
|
|
2009-07-23, 12:56 PM
#93
|
|
|
*停權中*
加入日期: Dec 2004 您的住址: 台北縣
文章: 1,261
|
終於有人出來說重點了
不然一堆人都在懷疑AMD的小L2 跟Intel狂塞L2 只能說架構不同 製程不同良率也不同 其實AMD也知道要塞L2 只不過技術沒Intel好罷了 塞了以後導致處理器太熱又會被罵 所以才要製程縮小、改進架構 |
|
2009-07-24, 03:03 AM
#94
|
|
|
*停權中*
加入日期: Jun 2008
文章: 551
|
引用:
目的是單純拿隨手可得的基本的資料來點醒你這傻腦而已, 順便看看給你幾天時間到底什麼時候你會去把放在你簽名檔裡面的新手教學看熟點.... 不然你胡扯了半天, 但是事實仍然是光 wiki 上這一小段 cache 的說明, 應該就夠解釋要真的要比較, 不是只有大小跟速度而已. 虧你還說你私心偏袒 AMD, 虧你還在自己的簽名檔裡面放一個, "[小惡魔的電腦教室] 1-4.CPU廠牌與型號，Intel與AMD的戰爭" 的連結... 內容你自己多看幾遍好吧! "3.快取 由於記憶體控制器在北橋、FSB造成瓶頸兩大因素，Intel CPU的記憶體性能會輸給AMD，為了彌補這兩點，Intel CPU得內建較大的快取，非到不得已再往外存取記憶體，所以Intel CPU的L2快取不只速度比AMD快，容量也大了一倍以上，下一代產品差距會更大。就AMD方面，CPU的快取容量是非常傷成本的，因為那就是一大塊的電晶體，不容易控制製程良率，AMD製程技術落後於Intel，產能更是遠遠不及，很早就認知到跟Intel拼快取容量必死無疑，所以才用記憶體控制器來換較小的快取，只是在產品行銷上就很不利了，「為什麼AMD CPU的快取都比較小？」幾乎是硬體討論區的月經文，Intel快取會比較大，是因為它非大不可。" 你放在簽名檔的 新手教學, 你自己先多看幾遍看手再來屁 L2 大小還有速度的問題吧..... 偶含蓄點講... 新手... 新手教學看熟一點..... 省的胡扯半天, 還是改變不了, 事實仍然是光 wiki 上這一小段 cache 的說明, 應該就夠解釋要真的要比較, 不是只有大小跟速度而已. 此文章於 2009-08-05 08:47 PM 被 Cudacke-Dees 編輯. |
|
|
2009-08-05, 08:42 PM
#95
|
|
|
Senior Member
加入日期: Jul 2002 您的住址: 光碟托盤
文章: 1,495
|
快取命中率 K7 slot-A 時期就變的很好測了
performance counter 電路不是白吃電的 Ace's hardaware 那時早玩的很兇 但是Johan 龜不出一篇 引用:
|
|
|
2009-09-21, 07:41 PM
#96
|
|
|
Senior Member
加入日期: Jul 2002 您的住址: 光碟托盤
文章: 1,495
|
引用:
用製造技術上的觀點一個die 可以弄最大的大小 (有光學限制) 再去看process 的 SRAM Cell size... |
|
|
2009-09-21, 07:47 PM
#97
|
|
|
Senior Member
加入日期: Jul 2002 您的住址: 光碟托盤
文章: 1,495
|
引用:
您要先定義啥叫強耶 然後才會知道能不能證明或比較 |
|
|
2009-09-21, 08:02 PM
#98
|
|
|
Senior Member
加入日期: Jul 2002 您的住址: 光碟托盤
文章: 1,495
|
引用:
power 不要忘了 |
|
|
2009-09-21, 08:52 PM
#99
|
|
|
*停權中*
加入日期: Jan 2008
文章: 1,281
|
引用:
想不到這篇離題後又失控的戰文沈寂月餘後又被挖上來  至於「強」或弱的定義，若照 DeepVoice 的見解中之一部分，大概是指快取命中率的高、低吧  不過即使是在相同CPU架構下，快取命中率也會隨著不同的層級(L1、L2、L3)、不同的快取大小、或不同的應用程式而改變，更遑論是相異CPU架構下。因此我認為 I、A 之間的快取效能誰強誰弱無法從命中率中看出來 |
|
|
2009-09-21, 11:05 PM
#100
|
|
好，你要當機器人就盡量當吧，以後看到你的其它發言我也用你這招來搗你的蛋
