PCDVD數位科技討論區
PCDVD數位科技討論區   註冊 常見問題 標記討論區為已讀

回到   PCDVD數位科技討論區 > 電腦硬體討論群組 > 系統組件
帳戶
密碼
 

  回應
 
主題工具
Ming
Elite Member
 

加入日期: Feb 2000
文章: 5,720
Opteron降價為雙核心晶片鋪路

Opteron降價為雙核心晶片鋪路

CNET新聞專區:Tom Krazit  16/02/2006
友善列印 Email文章給朋友 儲存文章

超微公司(AMD)的Opteron處理器本週開始降價,並且將推出的新記憶技術和伺服器晶片新插口。

AMD發言人Jane Kovacs表示,多款Opteron 200系列和Opteron 800系列,都自本週開始降價。200系列是針對採用雙處理器的伺服器,800系列則是四方伺服器專用。

兩個等級中功效最強的晶片,雙核心Opteron 280和Opteron 880,分別調降34%和43%。280由1,299美元降至851美元;880原價2,649美元,現在僅售1,514美元。這些都是單次訂購數量 1,000個以上的公開報價,與伺服器商實際拿到的價格應有差異。

AMD和英特爾都有固定的價格計算標準,他們通常會在推出新晶片之前,調降舊型產品的售價。

AMD在去年秋季的分析師會議中表示,計畫在今年中為Opteron處理器加入DDR 2記憶體支援。DDR 2的速度快於目前AMD使用的DDR(雙倍資料速率)支援,但該公司遲遲無法轉換,原因是AMD晶片內建的整合記憶體控制器,對DDR 2的高時間延遲較敏感。

「時間延遲」(latency)是訊號從一點傳至另一點所發生的延遲。較高的時間延遲迫使AMD內建的記憶體控制器等待更久的時間,抵銷了AMD在前端匯流排設計上超越英特爾的優勢。

新晶片也將使用新的插口連接處理器和主機板。該插口並不適用現有的雙核心Opteron處理器,不過,AMD高層去年曾表示,新插口技術能讓公司的伺服器伙伴將四核心Opteron處理器與新雙核心晶片使用的主機板連結。AMD也預定在即將推出的Opteron處理器中,加入其Pacifica虛擬科技。

晶片組製造商Silicon Integrated Systems(SIS)上週推出一系列適用AMD新插口的新晶片組,名為AM2。SIS表示,新晶片組能支援Opteron處理器,但主要是針對桌上型電腦所設計。

http://taiwan.cnet.com/news/hardwar...20104435,00.htm
     
      
舊 2006-02-20, 09:02 AM #1
回應時引用此文章
Ming離線中  
myt
Master Member
 
myt的大頭照
 

加入日期: May 2005
文章: 1,743
呵呵am2呀,本來就是在等等,等它成熟點
有看頭再說吧!~價降這一點= =*.........就別提了
這樣只會讓我想到狼狽為奸,哄抬價格,卻又沒人可以管
眼前還是INTEL+DDRII比較划算
 
舊 2006-02-20, 09:20 AM #2
回應時引用此文章
myt離線中  
a843433
Advance Member
 

加入日期: Jan 2005
文章: 433
只要光華那批黑心的商人還在,「降價」這種事情不會降臨在地球表面...... Orz


---
價錢這麼亂怎麼賺錢? 亂喊價就好了咩 ~.~
舊 2006-02-20, 09:23 AM #3
回應時引用此文章
a843433離線中  
linux2000
Power Member
 
linux2000的大頭照
 

加入日期: May 2003
您的住址: 很危險的地球
文章: 549
代理商不降價的話,一般商店也沒辦法降價吧@@?
該死的代理商 = =凸..
__________________
Sent from PTT+ on my Lumia 925
舊 2006-02-20, 10:13 AM #4
回應時引用此文章
linux2000離線中  
Ming
Elite Member
 

加入日期: Feb 2000
文章: 5,720
2006/02/17
超微調降Opteron雙核心處理器售價
除持續拉抬市佔 更為新品上市舖路
(國際新聞中心李芬芳、記者陳玉娟/台北)根據Cnet網站報導,半導體大廠超微(AMD)本週調降數款Opteron雙核心處理器價格。據市場推測,超微原本就計劃於Opteron系列新增支援DDRⅡ規格記憶體的功能,此次調降價格可能是為推出新產品預做準備。

 超微發言人Jane Kovacs表示,Opteron 200與Opteron 800系列處理器的價格已較上週大幅調降。據悉Opteron 280售價由1,299美元降為851美元,調幅為34%,Opteron 880售價從2,649美元降為1,514美元,調幅為43%。

 英特爾(Intel)與超微通常會在推出新產品時,調降舊型產品的價格,超微於2005年秋季曾宣佈,該公司計劃在2006年中以前,為Opteron系列新增支援DDRII規格記憶體的功能。

 而對於英特爾將於2006年4月起調降Pentium D9系列價格,降幅約在13∼50%,為下半年即將登場的65奈米製程桌上型電腦(DT)處理器Conroe暖身的策略,超微則表示,在DT市佔方面,超微仍以價格優勢持續拉抬市佔,而超微此波調降主打伺服器市場的Opteron雙核心處理器價格,主要是新舊產品交替之際的規劃,為下半年登場的產品熱身。

 超微認為,2005年超微提前發表的首款雙核心Opteron處理器,在伺服器市場表現亮眼,使其2005年第四季整體CPU市場(包括DT、NB及伺服器)市佔率一舉突破20%,而相較英特爾Xeon處理器,在Opteron降價及更具效能的產品推出後,超微可望進一步擴張版圖。

 台系主機板廠則表示,價格策略是超微目前能夠對抗英特爾的最重要法寶,而在深諳削價戰策略的英特爾也全力為下半年新品推出預作準備的情勢下,超微的低價優勢是否足以抵擋,下半年即可見真章。
http://www.thg.com.tw/STINforNews/S...sp?ns=3AF014EDD
舊 2006-02-20, 10:46 AM #5
回應時引用此文章
Ming離線中  
leewayne
Elite Member
 
leewayne的大頭照
 

加入日期: Jan 2002
您的住址: 台北土城人
文章: 8,854
Angry

引用:
作者a843433
只要光華那批黑心的商人還在,「降價」這種事情不會降臨在地球表面...... Orz
價錢這麼亂怎麼賺錢? 亂喊價就好了咩 ~.~


如果說光華商家是惡徒,
那代理商「雙建」就是搶匪,
USER 只能忍氣吞聲.............
__________________
除了電腦、攝影,旅遊、玩車其實也是我的最愛!
☆雙核遊戲機 E8600 oc 4.3G+P5Q-E+G'Skill-DDR2 1066 2G*2+ ATI 4870 1GB
☆四核轉檔機 Q9550 oc 3.77G+友通DK P45+創見D9-DDR2 1G*4+ nVIDIA GTX285 1GB

攝影器材:
Nikon D80
Canon EOS 3 / 300D / 450D
SONY W300/FujiFilm F100FD+F50fd/Sony 707/Sanyo J4
舊 2006-02-20, 11:39 AM #6
回應時引用此文章
leewayne離線中  
myt
Master Member
 
myt的大頭照
 

加入日期: May 2005
文章: 1,743
Thumbs up

轉貼一篇好文章,我從CBB看來的,特地獻給XXX
^ ^ 呵呵,我喜歡的是便宜又好用唷!

引用:
From CBB!
作者: Sander
今天的主題是Yonah, 也就是Intel新的Mobile processor
被Intel取名叫做Core Duo, 顧名思義是雙核心的版本
而Core Solo很自然的就是單核心的版本了

從Centrino出現以來, 已經出過三個世代的平台了
第一代Centrino是由Banias CPU + 855GM/PM Chipset + Pro/Wireless 2100組成
第二代的Centrino代號是Sonoma, 是由Dothan CPU + 915GM/PM + Pro/Wiress 2100/2100BG
而最新的Centrino代號是Napa, 也就是今天要介紹的Yonah CPU + 945GM/PM + Pro/Wiress 2915ABG

Banias被認為是由Pentium-III的P6 Architecture的加強改進版
採用了0.13um製程, 加入了Micro-op confusion (原理在後面會詳述), 和improved branch prediction
還加入了類似P4的Quad-pumped FSB, 和SSE2 (Double-precision FP SIMD instruction set)
保留了Pentium-III低時脈高效能的優點
這都要歸功於Intel位於以色列的開發團隊 (本來是在開發PC-on-a-chip代號"Timna", 後來計畫中止改開發Banias)
而Banias的後繼者Dothan則是直接把L2 Cache從1MB加大到2MB
並採用90nm製程, 在同樣的功耗之下提升了性能

而進步到65nm的Yonah相對於它的前身Dothan到底有哪些進步呢?
可以簡單歸類於下面幾點:
1. Micro-ops fusion for SSE instructions of all types (SSE/SSE2/SSE3)
2. SSE instructions are now handled by all three decoders
3. SSE3 instruction set
4. Faster execution of some SSE2 instructions as well as integer divide
5. Enhanced data prefetch
6. Shared L2 Cache (Intel SmartCache Technology)

接下來我們就來一個一個介紹這些進步是怎麼達成的

1. Micro-ops fusion for SSE instructions of all types (SSE/SSE2/SSE3)
Micro-ops fusion是一個很重要的技術
想要知道Micro-ops是什麼, 就要知道現代CPU在內部是怎麼run那些x86的instruction
簡單來說, 因為x86是CISC指令集, 所以要用hardware去實現每一個instruction是很沒有效率的
有的instruction幾乎都用不到, 去implement那些instructions只是浪費area而已
所以現在的x86 CPU都借用了一點RISC的觀念
x86 instructions進來之後, 都先經過decoder
這些decoder把x86指令解成比較簡單的Micro-ops
遇到比較簡單的x86指令, 可以用1個Micro-op去解決
而遇到比較複雜的指令, 可能就得用多於1個的Micro-ops去解決
而後端的execution unit就是在執行這些解碼過的Micro-ops

所以Micro-ops fusion顧名思義
就是可以把一些簡單的Micro-ops"融合"成一個Micro-op
最可以用到這個技巧的, 就是在Load ops
為什麼要發Load op呢? 就是為了要去DRAM或Cache load所需的data
那為什麼要load data呢? 肯定是你要對這個data做一些ALU的運算, 可能是logical, 可能是arithmetic
比如說現在有一段x86 code是要把一個data load進register做加法的動作
在把x86拆成Micro-ops的時候, 要是我傻傻的把指令拆成一個Load op, 一個Add op
那這樣對於一個Simple decoder來說, 就需要兩個cycle才能做完
(Simple decoder的意思在接下來的部份會說明)
但要是有一個Micro-op代表的意思就是Load + Add, 那只需要一個cycle就可以做完decode的動作
這個Micro-op會在Out-Of-Order Buffer要issue Micro-ops的時候才真正被拆成兩個來執行
這麼一來, 雖然後面執行的速度沒辦法加速 (還是當成兩個Micro-ops來處理)
但是卻可以提升decoder的throughput
避免decode的速度成為效能的瓶頸

這個技巧在Banias(第一代Centrino的Pentium-M處理器)中就首次被引進
(其實AMD的K7/K8就已經使用了類似的技巧, 任何一個decode出來的Micro-ops都可以包含一個Load或Write memory的動作)
提高了decoder的效率
但是, 這技巧只被用在decoder x86指令而已, 所以對於SIMD的SSE或SSE2指令就沒有辦法享受到這個好處
所以可以想見的是, 當大量使用SIMD指令的時候, decode throughput會代替execution speed成為效能的瓶頸
所以在Yonah處理器中, SIMD的Micro-ops fusion技術也被加入了

2. SSE instructions are now handled by all three decoders
讓SIMD instruction也support Micro-ops fusion可以解決部份的SIMD decode throughput的問題
但是Yonah的改進還不僅僅於此
我們知道, Pentium-M其實就是改良型的Pentium-III, 它們採用的都是所謂的P6 Architecture
舊的P6 Architecture(從Pentium-Pro, Pentrium-III, Banias, Dothan)所使用的decoder是"4-1-1"的架構
也就是說它們都擁有三個decoder, 其中一個是所謂的Complex decoder, 另外兩個則是Simple decoder
Complex decoder顧名思意, 是用來對付複雜的x86指令, 它最高可以在一個cycle內對付一個需要拆成4個Micro-ops的x86指令
如果對付到的是比4Micro-ops還複雜的指令, 就要花超過一個cycle
而另外兩個Simple decoder在一個cycle內只能對付拆成一個Micro-op的x86指令
但是當遇到SIMD指令的時候, 一律都交給那惟一的一個Complex decoder來處理
所以就大大的減低了decoder的throughput
簡單來說, 遇到大量的SIMD指令的時候, decoder的throughput會降到理論最大值的1/3而已
Yonah的decoder被設計成三個decoder都可以去解SIMD的指令
再加上第一點所提到的SIMD Micro-ops fusion的技巧
Yonah的decoder可以看成是"4-2-2"的架構, 對x86或SIMD指令都適用
大大提高了SIMD的decode throughput

個人猜想, Super-Pi在新的版本中有加入SSE的Patch
Yonah能夠在Super-Pi中狂勝K8, 這兩點的改進一定是最大的功臣
(2.7GHz的Yonah跑Super-Pi 1M的成績是23s, 我自己的K8超到2.8GHz才32s)

3. SSE3 instruction set
SSE3是SIMD的擴展指令集
SSE3首先是被90nm的P4 (Prescott) 所採用的
所以SSE3也被稱為是PNI (Prescott New Instructions)
後來在Venice和San Diego的K8中也有加入
總共有13條指令
其中有Floating-point轉integer的FISTTP
Complex Arithmetic新增五個指令
Video encoding的LDDQU
AOS格式的SIMD四個指令
以及用來做HyperThreading同步用的MONITOR和MWAIT
而Yonah所新增的SSE3指令只有10條, 其中FISTTP沒有support
因為Yonah也不support P4的HyperThreading, 所以MONITOR和MWAIT也不support

4. Faster execution of some SSE2 instructions as well as integer divide
關於怎麼加速SSE2的某些指令
Intel沒有放出相關的document, 所以這邊就不多說
而關於IDIV (整數除法), 在上一篇中所附的Powerpoint圖檔有提到
對於最常使用到的被除數為17~24bit, 除數為1~16bit的情況之下
本來Dothan需要12個cycle, 而Yonah只要4個cycle就可以完成

5. Enhanced data prefetch
這部份也缺乏書面的資料, 所以就不多說了

6. Shared L2 Cache (Intel SmartCache Technology)
再來, 就要來說說Yonah最特別的地方, 就是那Shared L2 Cache
兩個Core是共用2MB大小的L2 Cache
這個Shared L2 Cache被Intel稱為是SmartCache
從我上一篇文章中附的圖可以看見Yonah的SmartCache和Non shared cache的比較
我覺得這張圖真是好笑, 等於是掌了自己一嘴
因為那張圖中, Non shared cache就是在講自己的Smithfield (90nm)和Presler (65nm)
Smithfield只是單純的把兩個Core的die一起割下來封裝
所以其中一個Core要去access另一個core的L2 cache時, 得透過FSB有限的頻寬才可以
而Presler更絕, 不但是兩個Core, 而且還是兩塊獨立的die
所以Pentium-D才會被AMD窮追猛打, 說它是"假雙核"

比較起來, AMD的Athlon64 X2就是好的多的設計
在K8設計的時候就有考慮到將來會是Dual core的天下
所以在兩個core中間設計有Crossbar, 讓其中一個Core可以不用透過FSB
直接經由Crossbar去存取另一個Core的L2 Cache
但是這樣仍然有一個缺點, 那就是每個Core所用到的L2 Cache大小是固定的
當兩個Core loading不太balance的時候, 可能一個Core會需要用到較大的L2 Cache
但是當它自己的L2 Cache用滿了, 就沒辦法去取用另一個loading比較輕的Core的L2 Cache了
因而會使L2 Cache miss rate增加
我上一篇文章中也有這樣的示意圖
看來Shared cache的確是比較好的設計
理論上它可以比較flexible去讓兩個Core去取用不同大小的L2 cache

但是這樣的缺點也是顯而易見
為了降低設計的複雜度以及省電的考量, 這樣的Shared L2 Cache必定是使用一套Control logic而不是兩套
所以兩個Core在access L2 Cache時都得對同一個Control logic發出請求
可以肯定的是L2 Cache的latency一定較Single core的Dothan來的長
根據實測的結果, Dothan的L2 Cache latency是10 cycles (也就是L2 Cache hit到真正拿到data要等10個cycle)
而Dual core的Yonah則是14個cycle
看來Intel在Shared L2 cache做的不錯, 才增加了4個cycle
反觀AMD就得加加油, K7的L2 cache latency是20個cycle, K8則是16個cycle
相信AMD若在此處做改善, 一定可以再提升效能

結論
今天一下子打了這麼多, 還挺累的
各為看倌若是覺得寫的還不錯, 就麻煩回應一下吧!
當然, 如果有寫錯的地方, 還請各位不吝指正
Yonah在同時脈下已經有不輸K8的表現了
個人更期待今年底會發布的Merom/Conroe了
一樣也是"P6+ Architecture", 改進的Out-Of-Order, 加強的SIMD execution throughput
再加上Intel一向比AMD大兩倍的L2 Cache (Dual-core Conroe會有4MB Shared L2 Cache版本)
相信一定有更不俗的表現!
舊 2006-02-20, 11:49 AM #7
回應時引用此文章
myt離線中  
偶系外星倫
Regular Member
 

加入日期: Mar 2005
文章: 91
不好意思...
我看好像只降2開頭的940CPU...
好像沒降1開頭939的CPU...
不知道有沒有搞錯...
如果是這樣...
唉...
1開頭的就會繼續居高不下
還好還有其他CPU可選...
__________________
...你給的愛,很真、很純、很濃但卻不膩...那個女孩很幸福,我很羨慕她...
-by 前女友-
舊 2006-02-20, 11:55 AM #8
回應時引用此文章
偶系外星倫離線中  
fsaa3dfx
Elite Member
 
fsaa3dfx的大頭照
 

加入日期: Apr 2004
文章: 14,365
那麼High 有什麼用

都是 2系列 8系列的

普通人用的到 買的起的 1系列 沒你的份 乾瞪眼去吧
舊 2006-02-20, 02:23 PM #9
回應時引用此文章
fsaa3dfx離線中  
dragon-cat
*停權中*
 
dragon-cat的大頭照
 

加入日期: Sep 2004
您的住址: Chiayi
文章: 1,392
所以還是期待Intel的65奈米雙核心
舊 2006-02-20, 03:11 PM #10
回應時引用此文章
dragon-cat離線中  


    回應


POPIN
主題工具

發表文章規則
不可以發起新主題
不可以回應主題
不可以上傳附加檔案
不可以編輯您的文章

vB 代碼打開
[IMG]代碼打開
HTML代碼關閉



所有的時間均為GMT +8。 現在的時間是06:18 AM.


vBulletin Version 3.0.1
powered_by_vbulletin 2025。