我好奇的有
1.有沒有採用同位素超純矽材料?
2.L2 cache的latency有沒有最佳化;寬度有沒有改成256byte( now 64)
k7無法拉大與 p3的差距就受制在L2 cache的latency與資料寬度....