幾天沒來看，沒想到還是晶片速度問題。你有寫過微處理機程式嗎？我這樣舉例好了，假設某一種解碼運算程序可能包含數個乘法加法除法，並且更動順序不會造成額外的增減。現在要求是每秒必須執行 500 次這種運算，若某 ASIC 進行這個運算需要 835 clocks ，如果晶片運作在 1 MHz ，那麼每秒可以執行一千次以上，這完全符合要求。如果同樣的動作交給 x86 CPU 來做，某些本來幾個 clock 可以做到的動作，可能必須分開來做，假設會增加到 2500 clocks ，達到同樣的水準就必須有 3 MHz 的時脈，這就是 ASIC 比 generic CPU 佔優勢的地方。

回到上面的問題，一般來說若規格上說上限為 500 次，那麼設計上通常就會去滿足這個要求，若沒有滿足則是設計上的折衷，就是不符合規格。由於晶片在固定時間內能做多少事都是固定的，在既有的設計範圍之內，該做的就一定會在時間內做完，拿 C1 解碼的例子來說，如果規格上說一秒內發生的次數最大為一千次(我假定的)，那麼在設計的時候就會選擇可以處理一千次運算的晶片，如此之下不可能因為 C1 錯誤太多而來不及算，更甭提造成 jitter 。(真要是因為折衷設計而超出範圍怎麼辦？通常這種設計不會有佇列的設計，不會有拖到下一秒繼續奮鬥的問題)

至於錯一個或兩個位元的問題，這跟演算法有關，就像潛水族所說的