2D+2.5D混合技術封裝

圖片Base Tile 就相當COWOS 中的W =>矽中介層(Si Interposer) ,以矽晶圓製造:有走線有TSV, 這就是2.5D目前大家所接受的定義
矽中介層TSMC宣稱是65nm,intel宣稱是22nm. intel比較先進嗎?我個人認為以走線與TSV所需空間,就算130nm,250nm製程要應付都是小蛋糕.應該是比較有空還能跑的被拿來製作的廠內舊的曝光機的機型最高極限就在那邊,

至於上方兩顆系統級封裝(System in Package；SiP) Dram 就是傳統定義2D封裝,走substrate與其他IC通訊