引用:
|
作者aya0091
也就是說14nm++的MOSFET閘極寬度並沒有變化?
|
https://en.wikichip.org/wiki/14_nm_lithography_process
節錄內文:
The 14nm++ process also appear to have slightly relaxed poly pitch of 84 nm (from 70 nm). It's unknown what impact, if any, this will have on the density.
---------------------------------------------------------------
有臆測14nm++密度反而不如初代14nm(Contact Gate Pitch 從14nm製程的 70nm"反向優化"到14nm++製程的84nm)
但INTEL方面好像從來沒有證實密度下降就是了
https://forum.gamer.com.tw/C.php?bsn=60152&snA=4690
PS:AMD用的三星授權14nm製程Contact Gate Pitch是78nm
雖然半導體製程還有其他參數能影響密度
不過單看這個參數,在2018 14nm產能不夠的情況之下
INTEL還是堅持採用14nm++也不願改回具有密度優勢的14nm或是14nm+
INTEL也是想盡辦法不昔用面積換性能幫14nm相關製程延壽