基本上jitter除非大到會勿動作，否則在正常情況下，jitter都是在IC允許值內。而這種情況下，jitter也就是信號的擺動並不會影響到clock對data latch. 例如clock是rising latch, 而clock latch的點就會對到data準位的high or low的位置，jitter產生的點為high to low or low to high信號的抖動，而latch時，data應已達穩態。而對於latch到的data, 都是010101, 轉出來的聲音當然就沒差摟。

而頻率對不上的問題，很多IC內部也有做非同步的校正，所以就沒這個問題了...