引用:
|
作者nanri
其實也不用太過見外，每一個論壇總是會有高手，
(我不是高手，只不過在大學時期有修過相關課程)
只差在有無討論對像，跟肯不肯發言討論罷了，
至於像我這種半看戲的，偶爾屁個一兩句還可以，
如果再研究深入的，就真的有如上面的網友說的，
就去做研發了，哪有時間在這打滾？XD
|
基本上在國外有一堆作無償cpu研究的玩家 不一定要去學校或者一定得去大廠上班才有資格 可能國外混久了不知道民風的差別
引用:
|
作者nanri
關於幾stage pipeline，什麼製程的極限，
其實只是粗估，重點在電晶體速度，跟每一stage的處理時間長短(0.x ns)，
越短的話，時脈的提升就會高。
我只能說，東西還沒拿出來之前，
怎麼猜都行，只差在猜對跟猜錯，
跟該公司獲利有關而已XD
|
的確 stage越多每個stage越短而時脈當然越容易拉 當然uarch越龐大複雜時脈也越難拉
而i社裝死封印skylake也是清庫存的手段之一 而美其名是up-gradable solution