引用:
|
作者flatmode
初來這裡不久所以認真了 請見笑
由於我本來都在anandtech跟stack overflow那裡潛水而那邊討論風氣非常平和與文明 而pcdvd也是少數嚴肅的中文論壇(另外一個是左岸的chiphell)所以慕名而來但沒想到這裡會發現這種只會出現在hardforum/techpowerup/semi accurate才有的貨色, 是讓我有點失望.
|
其實也不用太過見外，每一個論壇總是會有高手，
(我不是高手，只不過在大學時期有修過相關課程)
只差在有無討論對像，跟肯不肯發言討論罷了，
至於像我這種半看戲的，偶爾屁個一兩句還可以，
如果再研究深入的，就真的有如上面的網友說的，
就去做研發了，哪有時間在這打滾？XD
引用:
|
作者flatmode
管線越短則時脈越難拉高 而核心複雜度也會影響 這不是fabrication note可以克服的. 舉個例子yonah的極限是2.33ghz而yonah是12 stage pipeline而製程是65nm而同製程的conroe卻因為多出2 stage時脈可以拉到3.5ghz. sandy bridge 是32nm極限是4.8ghz而haswell管線一樣長卻因為FIVR內建而拉不上4.7ghz. skylake雖然移除了FIVR但是管線變短加上單核心規模是同製程boardwell的兩倍在solder情況下時脈能拉個4ghz算是極限中的極限而使用tim只會讓時脈更低 加上初期只有鎖頻版本會上市跟broadwell-k差異不會很大...
|
關於幾stage pipeline，什麼製程的極限，
其實只是粗估，重點在電晶體速度，跟每一stage的處理時間長短(0.x ns)，
越短的話，時脈的提升就會高。
我只能說，東西還沒拿出來之前，
怎麼猜都行，只差在猜對跟猜錯，
跟該公司獲利有關而已XD