瀏覽單個文章
Stonehendge
Senior Member
 

加入日期: Jun 2003
文章: 1,366
引用:
作者firmware
基本上這些我大三上修完CO就知道了....難不成AMD那邊的神人會不知道嗎 ?
工程類 (不只電資類) 很多東西都是 : 大家都知道, 連落後國家都知道, 但實作不出來, 或是實作出來很不理想...
要去實作的時候, 才會發現會需要更多的周邊知識/背景知識...一個小小的例子 : CPU clock這麼快, 快到都可以看成 distributed circuit 了, 這時候又變成電磁學了....Orz
ps : 題外話, 以前我還是大學生的時候, 也對A/I的CPU運作超有興趣, 超愛在論壇上閱讀/談論這些內容...
後來碩班修了一些VLSI相關的課程後, 才發現自己連 "教科書的課後習題" 都寫得很辛苦了, 那更別說要去實作這種 : 全地球只有5間公司能做出來的東西了...
, 自此認清這是神人領域, 凡人庸才根本不可能觸及...


電資類學生通常會修個HDL/ASIC design之類的課程
然候作業大多是交個簡單8051 or 早期Sunspark or 早期MIPS之類的簡單的uARC來交交作業
其複雜度完全跟現代的高性能的uARC完全不能比
(更何況大部份人大概都是跟學長借code來"參考"--->照本宣科 )

隨便談談架構說要增強frontend/增強backend/增強memory subsystem/blahblah...etc,畫畫看起來漂亮又強的block diagram,用嘴巴說說都很簡單
實際上要實作出來且實際性能要高,那完全是另一回事
(看看X-gene,還沒出時規格跟block diagram"看起來"超強,一堆人期待,結果實作出來第一代的效能..... )

從90年代後期一堆RISC陣營百家爭鳴要跟intel對抗,到現在只剩下IBM/intel/AMD
(加個有企圖心進軍low-power server的ARM)
連IBM也放棄跟intel拼single thread performance了,Power 8改走超高TLP路線,每core8個thread,要靠compiler去做最佳化

事實就是:全世界能玩高性能CPU微架構的就是那圈子裡的一小群人
Intel花大錢維持2個團隊(Oregan+Haifa)不是沒原因的,沒這些人每天繳盡腦汁,那能有每個Tick或Tock給你%5~10%的single-thread performance進步
(intel至少很誠實會告訴你每世代要加個5%性能是多麼困難的事)
Apple也當初挖PA-RISC團隊來兜A7/A8(這團隊更早之前就是幫AMD設計K8 uARC的人,被內鬥完後離職跑去玩PA-RISC,後來又跳Apple)
舊 2015-04-07, 11:36 AM #83
回應時引用此文章
Stonehendge離線中