是SMM能經過crossbar去存取任何一組MC的資料(當然得透過L2 Cache)。

block diagram顯示出，
任何MC裡頭的資料要進出，
都得先進到L2 Cache才能進到crossbar去，
因而造成只要L2每砍一塊，頻寬就少一部分，
會設計到這種電路的，
而不讓MC直連到crossbar，
然後再用個旁路L2 cache，
基本上就只是為了減少電路複雜度，方便模組化，
進而間接造成省電而已。

我猜nv用每塊256KB L2 cache 來map每組512MB記憶體，
是用來降低那等效時脈為7GHz 的GDDR5的存取延遲吧。