引用:
|
作者andy2000a
可以去 eetop 找到一堆 open Core
8051 PIC ARM ..
在寫 rtl verilog simulation
use modelsim , NCsim(nc verilog) VCS .
直接用 xilinx . altera FPGA synthesis
就可以跑
但是你要做的是 X86 code ??
如果要做 8051 都有學生做過自己 畫
最後用 STANDARD CELL 到CIC 下線
但意義???
|
當年在做這個東西…那有VERILOG最多就是VHDL…然後就要自已去用ORCAD來LAYOUT自已手工去焊PCB來看自已做的怎麼樣…那個年代連SOURCE CODE都還沒有現在VERILOG的RTL加密保護…跟本不可以拿出來給人看…
怎麼做到的…如果版上的神人異士這麼有心…請自已去試吧…我最近在加緊努力要讓晶片出台…如果一切順利…會再來帖…如果不幸…可能又要再另一個十年的心酸…不過我已經沒心了…