引用:
|
作者Stonehendge
話說回來,其實也不是不可能
Tahiti的Render Back-End跟Memory Controller中間還隔著L2(三者中間是XBAR)
並沒有多少ROP就要搭幾個memory channel的限制
|
自己修正一下自己
後來看了AMD在Fusion研討會上介紹GCN的presentation後
看起來RB的確有以某種形式與memory controller相連
至於到底是用什麼方式達到32ROPs:384 bit這種比例
可能要再研究一下或等看AMD有沒有在NDA解禁後放更多東西出來了