瀏覽單個文章
digictx
Junior Member
 

加入日期: Aug 2005
文章: 911
一點小疑惑?
PLX Bridge我一直還以為是連結在PCH(H61/Z68)上的PCI-E Lan
SB cpu內建的16 lane pci-e直接可以分割成8+8或者16(PCH這時只是一個功能鎖)
但1155 PCH本身的1 lane PCI-E x 8(或X 6)就必須要透過PLX合併成PCI-E X 4 / X 8
(1156的PCH剛好相反,是給一組X 4 卻又不能直接分割)
看需要是不是再連結到NF200(NF200不吃PCI-E x 1 x 8這種方式,他只吃x8 in x8 out )
而NF200本身又可以分出PCI-E 16 + 16 的bus
(看起來是32 lane但頭尾還是8 Lane寬,號稱這樣叫做48 Lane啦)
所以其實不管依靠NF200或者PLX分出多少PCI-E Lane,事實上只有8 Lane寬
這時候就端看Bridge的分配調節能力讓效能不致於被卡在頻寬上面太多
回歸到CPU部分,假如你把CPU的PCI-E Lan放上適當的Gen3 Quick switch
他確實有可能可以正常使用PCI-E 3.0啊,而這時候跟PLX或NF200其實都沒直接關連

另外一個設計方式就是讓PCH分割CPU的16Lane變成8+8
(也要z68/P67才行,所以在H61/H67上根本不會看到NF200)
而其中8Lane去連結NF200,NF200再去分出16+16
當你處於三個slot都要動作這個模式下,也許CPU的PCI-E 3.0會真的無法啟動3.0 mode
可是假如你放棄NF200橋接出兩個PCI-E 16X
用原本CPU那組PCI-E 16x確實仍然有可能可以跑PCI-E 3.0

當然有最慘的一點,就像你圖上畫的放棄PCH調節功能,直接訂死跑16X
然後16 Lane全都進NF200,由他決定是要跑16+16或者8+8+8+8
但這種設計不太合理,因為NF200本身只吃8 Lane in
而且我上面也提到似乎只有Z68/P67會去加這棵晶片也很可能正是這因素

上面是我一直以來推測的想法,也許我全都想錯了也說不一定
舊 2011-09-08, 06:03 AM #4
回應時引用此文章
digictx離線中