引用:
作者flyfree
Sandy Bridge架構把Clock Gen.從外部零件塞進PCH裡
CPU內有PLL作同步,這兩者提供PCI-E,HD2000跟MCH的基頻
鎖相一出了問題,最容易出現麻煩的地方就是記憶體或顯示
Intel已經學乖了,下一代處理器架構又會乖乖用回獨立的Clock Gen.
Z68已經設計允許連結外部的獨立Clock Gen.可以不用PCH內的
可是Sandy Bridge還不行(Sandy Bridge-E就可以)
|
這個問題改版也修不好嗎?一定要乖乖用回外部clockgen?
所以外面一堆B3版的也是無效?