引用:
|
作者anderson1127
如果原本的設計是沒有的話,而APU裡的GPU有這設計 , 那可算是非常大的進步了...
|
黃色字是指在CPU L1,L2 cache發生的事
依據這篇寫的,Fusion Compute Link 就是把以前CPU,GPU溝通的 HT介面頻寬放大版
http://hothardware.com/Reviews/AMD-...-Review/?page=2
引用:
|
The Fusion Controller link is similar to the HT interface used to communicate to our Integrated Graphics Chips, but with the Physical layer stripped off. As such it uses an HT like protocol, but is implemented as a wide parallel bus interface
|
主要不是在利用CPU cache的容量跟頻寬來加速GPU運算,而是跟CPU cache上的資料達到zero-copy的目的
讓CPU,GPU運算交錯間 資料流通順暢
(GPU算完的丟去CPU cache 讓CPU接手；CPU算完的丟去CPU cache 讓GPU接手)
我在想他(Fusion Compute Link)是跟opencl有關? 還是跟以後的APU發展有關? (or Both?)
http://pc.watch.impress.co.jp/img/p...tml/09.jpg.html
因為GPU 要有這麼大頻寬與CPU zero-copy,若只用在OPENCL的話就太牛刀小試了
引用:
|
至於第二個問題,是的,沒有錯,只是單純不想與MB DRAM共用...
|
如果只是容量上意義可能不太大
AMD說"APU跟MB上的RAM"跟"獨顯上GPU 跟VRAM"的記憶體頻寬 是接近的
至於實際效能上嘛 要看看Llano的6550M 跟獨顯的6550M 扣除掉時脈的差距
效能上的差距到底有多大，來決定AMD說的是不是對的
(目前我沒找到這方面的測試)