引用:
|
而目前DDR實際速率大約8GB/s 隨便一張卡都可以超越吧?
|
你這個數據錯了
下面這一段有回答你的問題
Read 17 GB/sec,write 12GB/sec
Peak 29.8 GB/sec 是很符合6550M的頻寬(Llano內建6550M)
引用:
GPUコアはノースブリッジ/メモリに対して2つのバスを持っている。
片方は「Radeon Memory Bus (コードネームGarlic)」で、これはGPUコアからメモリコントローラへの広帯域のアクセスを実現する。Garlicは、GPUコアがメモリコントローラに広帯域に直結するディスクリートGPUに近いアクセスのためのバスだ。主にグラフィックス処理のために使われる。スヌーピングを一切行なわなず、メモリは2チャネルのインタリービングで効率を上げるため、実効メモリ帯域はリード17GB/sec、ライトで12GB/secになるという。ちなみに、このバスのGPUコアからのピーク帯域は29.8GB/secとメモリ帯域と一致している。
|
引用:
|
作者anderson1127
嗯.....
我有點異想天開... 不確定AMD是否真的會這樣做...
1. CPU裡不是有cache memory ? 如果APU有讓內建的GPU去使用部份的cache memory
來當做buffer / cache 機制使用, 那不是可以增加GPU的運作效率?
|
目前APU(Llano)有這樣作 (不確定Bobcat APU有沒有)
用在Fusion Compute (OpenCL?),不是來增加GPU圖形效能
主要作用是減少與CPU間不必要資料複製時間
引用:
|
もう1つのバスは「Fusion Compute Link (Onion)」で、こちらはCPUとのコヒーレントバスになっている。このバスを使うと、GPUコアが、これまでできなかったCPUキャッシュへのスヌープをできるようになる。このOnionバスを使うことで、GPUでの汎用コンピューティング時に、CPUとGPUの間での無駄なメモリコピーを排除するゼロコピーが実現できる。
|
但是CPU GPU不能自由的使用記憶體,到下一代APU(Trinity)才會改善
引用:
|
ただし、GPUコアのキャッシャブルなCPUメモリ空間へのアクセスには制約があり、CPUコアとGPUコアが自由に同じメモリ空間を読み書きできるわけではない。詳しくは後のレポートで解説するが、自由なアクセスは、次の世代のAPUに持ち越される。
|
引用:
2. 不知道AMD是否有此一設計,就是將GPU使用的DRAM做成module , 允許user自行決定
要不要讓GPU使用專用的DRAM , 如此就不需要與CPU共用MB上的DRAM ....
|
sideport memory 模組化？
純粹只是不想共用記憶體？
--
以上資料來自這篇
http://pc.watch.impress.co.jp/docs/...614_452948.html
不擅長日文可以看下面這篇英文的
http://mohamedfahmed.wordpress.com/...opy-approaches/