|
Senior Member
|
引用:
|
作者IDF
半導體立體堆疊是不錯
不過良率的問題很大
散熱的要求增高
低功耗低發熱時還好說
一旦時脈拉高功耗一上升
那就是麻煩的開始
難不成將來的cpu散熱要做成夾心餅乾那樣
將兩頭都包起來 
那接腳要怎麼連出來  |
這個技術 只是Transistor 的 Gate Oxide 跟 Inversion 接觸面由 Planar (2D) 變成立體包覆面 體積形狀幾乎沒有甚麼改變...散熱也不是問題... Die 本來就已經有好幾層了...
__________________
AMD Athlon 64 3000+
Asus A8N-E nfoce 4 empowered
Simems DDR 400 512MB *2
Benq 1640
---------------------------------
|