瀏覽單個文章
Tatebayashi
Advance Member
 

加入日期: Jan 2004
您的住址: 台中
文章: 446
引用:
作者LSI狼
應為4+1,Vcore 4 phase,每phase 1HS+2LS,CPU內MC與NB吃1 phase,1HS+1LS,為常見的D-PAK封裝MOSFET

少輸入電感,就無隔絕雜訊的功能,交換電源及其他裝置產生的干擾會經12V線路進入VRM,而VRM運作時的交換雜訊也會灌回12V線路

不知這樣是否算合理"costdown"
舊 2011-01-15, 10:12 AM #19
回應時引用此文章
Tatebayashi離線中