|
Master Member
|
引用:
|
作者anderson1127
CISC越來越像RISC，RISC越來越像CISC
這句話要修正一下...
只有CISC越來越像RISC , RISC不會像CISC
就算RISC CPU新增指令集, 它的micro code 也不可能透過ROM來取得micro code
CISC最令人詬病的就是micro code是透過ROM存放,每次指令一進來CPU就要去等待decode
等micro code拿出來,已經是好幾個colck 過去了, 這個缺點記得是486以後的CPU(不含486)
就有改善了,我記得好像是Pentium Pro最先使用RISC 的instruction hardware decode
總之,這一切要拜半導體製程越來越進步之賜!!
另外,問一下, ARM CPU搭配的記憶體規格是 ...? 以及市場上能看到的MB for ARM最大能夠安裝多大的記憶體 ??
PS:有錯請指正,印像中已經模糊了...
|
紅標有錯, 目前x86來說, 只有 少數的複雜x86指令 才會動用到micro-code sequencer去把這些少數且複雜的指令翻成對應的micro-ops, 以K10來說好了, 3組complex x86 instruction decoder已經可以直接解出大部分的x86指令, 剩下的少數才是用micro-code sequencer. 而且optimization guide裡面都有說哪些指令是會用micro-code sequencer處理, 要你盡量避開.
ARM based SoC目前對應的DRAM規格大宗是LPDDR(1.8v low power DDR1), 但因為ARM只是license他的ARM core IP給各家IC設計公司, 至於memory controller他不管, 你們家的事情, 大家各顯神通, 你做的出來都可以. 例如Nvidia的Tegra2, CPU core是Cortex-A9 MPCore, 但是它可以支援LPDDR2 |