之所以說還有變數是因為晶片大小.頻率跟功耗三者似乎都未見底牌

規格表裡的尺寸似乎是指晶片封裝尺寸而不是我們一般所說的die size
這麼一來就不確定是否本體仍是512SP，只是目前先以遮蔽的方式以提升良率，或是真的被縮減sp規模?
另外最大功耗約225w的話也尚未到pcie規範的最大300w限制，這樣sp頻率也許也都尚還有調昇空間

製程上目前資料仍是先從40nm投產，如果要等28nm就緒的話最快要明年第三季，這樣最快明年底才會販售，所以可能性不高