引用:
|
作者davis0725
容我插一下花
快取大不代表命中率高
演算法才是重點
這點相信大家都會同意
另外，有關C2D很依賴快取一事
說真的現有所見的測試報告，雖說是拿同樣時脈不同快取大小的CPU來測
問題是不知道有沒有注意到一點，這些C2D CPU，L2管線數並不相同！！
不同的管線數，CACHE的效益可是完全不同的！
|
一、唉！除非你能證明AMD的快取演算法比Intel的快取演算法還高明，否則命中率也好、演算法也罷，不都是空話
二、你講「管線數」不對！正確的說法叫「Associative(關聯性)」
三、我看過的相關評論只說從「Merom-4M」tick 到「Penryn-6M」有將快取關聯性從16路提高到24路，倒沒聽說從「Penryn-3M」到「Penryn-6M」之間有改變快取關聯性。
但如果快取越大關聯路數也要越多才合理，那也只是證明 Penryn-6M 的快取設計一樣是正確的，Intel的RD又不是笨蛋，你懂的他們會不懂嗎
再者，雖然我只拿實際產品及實測數字做比較，但並不表示我對「快取命中率、演算法、關聯性...」等完全沒概念
原因我上面已經說過了
四、與快取演算法相較，Intel的非循序執行管線與LSD等設計才是更值得大書特書的吧！你們既然有時間吵快取演算法，為什麼不順便討論一下更技術性的東西