老實說我對這種說法滿好奇的
由於算盤書第三本仍停留在討論P4和K8的階段
所以我上網搜尋了一下相關資料
根據我是PDF (
http://www.google.com.tw/url?sa=t&s...p4AECFaKISKTj9Q)的PDF所述
K10的L1採用 2關聯度的LRU L2採用16關聯度的近似LRU
CORE2的L1則是 8關聯度的 應該是近似LRU(8關聯度還LRU太噁心)
整體看起來似乎都是硬體控制
想請問一下資料來源讓我增長些見識
當然假如原PO說的是指說像OS劃出部分記憶體給其餘更慢速裝置作為快取
那我一定舉雙手雙腳同意
我所好奇的點是現在X86家族的CPU中
是否有CPU的L[X]快取是由軟體管理而非硬體這點
還請提供資料