引用:
|
作者Nightmare
Q9550 是兩顆晶片做 MCM 封裝，為了維持快取一致性，雖然實體有 6MB*2 的 L2 cache，應該還是只能當成 6MB 來看。
|
這講法倒是第一次聽說，但恕我不能同意
因為我現在認為這兩顆封裝在一起的晶片彼此之間並沒有快取一致性協定的設計，而是「各自為政」，也就是A晶片不管它要向外索取的資料是否已存在B晶片的快取內，都會自行透過FSB跟北橋要，B晶片亦同...
你可以說它的快取及其它資源的利用方式很沒效率，但12M快取是活生生存在(也要吃電)的事實，不宜單純的看成只有6MB那麼簡單