這大概是因為 Core 沒有 L3 及記憶體控制器，必須倚靠大容量 L2 來彌補 CPU <-> NB <-> RAM 之間的溝通延遲及速度落差。