主題
:
硬體描述語言設計移位運算子
瀏覽單個文章
3w3w3w
Major Member
加入日期: Sep 2002
您的住址: 居無定所
文章: 251
我只會DATAFLOW的除法,跟乘法一起做,一直出錯
module sh(a, out);
input [7:0] a;
output out;
wire out;
assign out=a>>4'b0011;
endmodule
__________________
時間可以殺人
WHO IS NEXT
2008-12-22, 11:50 AM #
2
3w3w3w
瀏覽公開訊息
傳送私人訊息給3w3w3w
查詢3w3w3w發表的更多文章
增加 3w3w3w 到好友清單