引用:
|
作者qazxx
請問為什麼low side的電流會比較大呢?
我查到的資料中，電流是畫一個三角波，所以peak值兩個mos好像是一樣的
|
考量到同步式交換降壓電路(Vin高Iin低→Vout低Iout高)，兩者開關的任務週期並不相同，換句話說也就是導通時間的不同，影響到元件的承受電流以及功率問題，因Low side導通時間較High side為長，加上需要承受輸出電流(因其將構成輸出迴路)，相較之下High side只須承受輸入端電流，故一般設計Low side端會傾向選擇可承受較大功率的大電流產品。
引用:
|
作者laiokane
那是不是電容C單純是過濾電壓雜訊呢?
因為小弟一直以為電是存在電容和電感
另外就是小壞蛋大提到low side電流比較大
那Low side那邊是直接到接地去了
不就等於電浪費掉了嗎?
為什麼不存起來再用或是不要那一段節省電能呢?
|
電容不僅是作為濾波(與交換頻率及漣波電流有關)，也要在負載變動時，適時釋放/吸收多餘電能(與Slew rate及負載暫態電流需求有關)，所以電容角色也很重要。
以上述電路圖說明，Q1導通時，電感極性是左正右負，Q1截止時，因為磁→電，電感兩端的電壓極性將會反轉，變成左負右正，所以透過Q2的接地，可構成完整迴路，使電感有如一電流源般可以將電能供應至負載。