|
Senior Member
|
引用:
|
作者LSI狼
http://pic.xfastest.com/lsi/solo1.gif
Q1為High Side，Q2為Low Side，兩者不會也不能同時導通，否則會造成輸入電源短路。
Q1導通，Q2截止時，輸入電壓經電感到達輸出端，並對電感充磁(電→磁)；Q1截止，Q2導通時，電感儲能經Q2接地形成迴路，對負載釋放儲能(磁→電)。
|
謝謝狼大
小地想請教那是不是電容C單純是過濾電壓雜訊呢?
因為小弟一直以為電是存在電容和電感
另外就是小壞蛋大提到low side電流比較大
那Low side那邊是直接到接地去了
不就等於電浪費掉了嗎?
為什麼不存起來再用或是不要那一段節省電能呢?
謝謝 |