引用:
|
作者christy014022
以775 C2D為例
1.CPU的供電來自 12V 或 3V ?? 或兩者都是??
2.CPU V-CORE 的1.3V 從何而來?是3V?或12V?
3.3~12相供電...每相由3顆MOS FET+固態電容+電感..組成.這是什麼作用?
4.毎ㄧ相供電供到CPU的那裏...CPU本身有幾相電源輸入PIN ?
5.経每一相後的電壓是多少V??多少A??
6.電感都很燙...似乎電流很大?
7.経每一相後...是DC電源或是AC? 或是很高頻?
|
在下不是RD，只是一個小小高科技苦力，希望在下的資訊能對您有用。
1.早期的處理器從386/486開始，到P54C/P55C等，都是由5V，經過線性降壓/單相式交換降壓電路來供應核心電壓，直到P4開始，才使用12V，經過獨立的VRM迴路供應Vcore，不過其週邊I/O信號電源準位，則仍是以3.3V為主。
2.同1，是主要由Vcore所屬之VRM產生之。
3.VRM每相採同步式交換降壓電路設計，也就是至少有一高端(與電源相接，High-side，用來控制電源通過與否)、一低端(與接地相接，Low-side，用來控制電感儲能釋放)、一儲能電感、一些電容，與其周邊的HS/LS Driver(驅動器)，依照PWM控制器可控相數多寡，以及電路需求，會有2~8組相同的電路(有些甚至多到16組)，就是俗稱的幾相電源。而這些元件，都會依電路需要，進行並聯來增大其輸出能力，就像是把一顆引擎經過"擴缸"來加大輸出動力是一樣的道理，上述電路所需的數值，都須經過公式計算，方能求出其最低要求值。
4.各相的輸出，都會先接至處理器插槽底下的Vcore layer，然後通入其對應的Vcore接腳，盡量求在最短路徑內傳輸。隨處理器腳位的不同，用來輸送Vcore的接腳數目也會不同。
5.照理說每一相應平均分擔總輸出電流，不過單位時間內，僅會有一相處於輸出模式，仍會在負載量變動時，可能造成單一相負載增加，所以設計需要考慮安全電流數值，因為每一相輸出是並聯的，所以電壓均相同，隨著處理器提供的VID資訊以及電路Offset值進行調節。
6.因為電感作為儲能/釋放元件，加上流過電流大，電與磁間轉換產生的損失便成為廢熱。
7.每一相輸出，經過電容平滑後，照理說應為直流，不過隨輸出量增加，其漣波(ripple)與雜訊(noise)會逐漸增加，其漣波頻率約略為Fpwm x phase。