作者LSI狼

1.多相式同步降壓交換電源，各相自電感後輸出為並聯，共用輸出電容，只要能滿足其最低要求電容量、漣波電流值(由公式計算求得)，電容數越多，等效ESR越低，其造成電路負擔也越小。除常見的固態電容外，CPU插槽中央及附近的陶質積層電容(MLCC)也須計算在內。
2.一般電路配置有1HS+1LS、1HS+2LS、2HS+2LS，因為MOSFET存在不可忽略之Rds-on參數，尤其是處理器用VRM，輸出高電流下MOSFET產生的損耗與電流平方呈正比，並聯可以達到降低Rds-on以及均分電流的功效，不過MOSFET並聯需要注意元件間速度需要彼此匹配，若是未匹配仍會造成早開或晚關者承受較大電流問題，而電路設計同樣也是關鍵。