除了同核心以外...比較時脈已經沒什麼意義了,,
像一個二維陣列..一般處理器要拆成a1b2-a2b1..多個時序與指令才能完成
一個影像處理的dsp一個指令就能做到
連MIPS都已經沒什麼參考價值了..更遑論時脈.
加上pipeline的設計優劣..效能也會有顯著差異