很抱歉筆誤，是 512KB L2 cache 才對，不然怎麼會比 1MB 小一半，與 x4 = 2MB 呢。
http://techreport.com/reviews/2005q...75/index.x?pg=2
"In the dual-core chip, cache coherency for the two local CPU cores is still managed via MOESI, but updates and data transfers happen through the system request interface (SRI) rather than via HyperTransport."
應該不是這樣吧，K8 應該是透過 cache coherency protocol MOESI 來達到 cache coherency 的，然後 dual-core 透過 SRI(crossbar) 去另外一顆核心的 cache 讀取資料(如果存在於另外一顆核心的快取中，就不透過記憶體控制器了)，所以效率才會好。而外部的 cpu 則還要透過 HyperTransport，所以 dual-core 性能更高。