瀏覽單個文章
gibson7117
Major Member
 

加入日期: May 2002
文章: 129
引用:
作者futureli
上面的寫的滿清楚的啊! 關鍵就在可以用二層的時候為什麼要用三層的快取。
我想 AMD 概念上大概是用兩組雙核再加一個 shared 的 L3 去做,才變成你形容的樣子。
可以用二層解決不用而得用三層,那就是一種浪費。所以樓上的才說可能得重新再設計成二層的架構比較好啊。

這應該是memory hierarchy的觀念吧
既然要做更多層 L2的速度應該會更往上升吧
更接近CPU的速度
否則當初也不會有L1.L2 cache. memory的出現
直接去硬碟抓就好啦
 
舊 2006-05-18, 02:43 AM #32
回應時引用此文章
gibson7117離線中