以比例來看，AMD 似乎把 Rev. G 512MB L2 cache 做得比 Rev. F 1MB 一半還小多了，比以前進步多了，至少成本降低不少。

不過老實講 shared L3 cache 只有 2MB 感覺有點太少了(dedicated L2 512MB*4 就已經 2MB 了)，應該要有 4MB 的版本。
我想應該還是用 SRAM 尚未用到 Z-RAM，感覺如果用 Z-RAM 提高到 4~8MB 比較理想，雖然 latency 可能比較高，但畢竟 512MB L2 cache 快取命中率已經夠高了，Z-RAM 用來提高能 cache 的 workset 也夠讓許多 benchmark 提升不少。像 Power5 就有巨大的 36MB L3 cache (DRAM)。

至於 on-die memory controller 似乎還是一樣是 dual-channel，沒有做到 quad-channel，或是兩個 dual-channel。

老實說我覺得 dedicated L2 + shared L3 cache 是不錯的 trade-off，解決了 shared L2 cache 在 quad-core 面臨的 latency 與 four-port 設計上的問題，導致的性能瓶頸，dedicated L2 使得每個核心有自己高速的 L2 cache，shared L3 cache 又補足不能動態 balanced 的問題。只是 2MB shared L3 cache 有點少，最好能夠多一點，尤其是用 ZRAM 達到 4MB 以上。

從 11. 與 15. 點看來，L2 cache witdh 可能提升到 256bit 了。

多一個 FPU 單元，在 SSE 與 x87 性能似乎都增強不少，可能如同 INQ 說的達到 1.5 倍。

在 IPC 上，3, 11, 12 與 13 應該能有一些提升。

k8L 雖然在省電上進步不少，可以獨立調整 P-state 與 C-state，但似乎還是不能像 core 2 一樣動態的關閉 cache，可能是因為 exclusive cache 無法做到吧?

6, 9, 10 大概只會在 supercomputer 與 high-end server 上有很大的幫助。

第 1, 2, 3 點可能對於 8P~32P server 有不小的幫助。