作者艾克萊爾

之前AMD不是才得到某項技術授權，可以把快取在同容量下縮至1/5大小嗎?
希望有用上~

作者futureli

上面的寫的滿清楚的啊! 關鍵就在可以用二層的時候為什麼要用三層的快取。
我想 AMD 概念上大概是用兩組雙核再加一個 shared 的 L3 去做，才變成你形容的樣子。
可以用二層解決不用而得用三層，那就是一種浪費。所以樓上的才說可能得重新再設計成二層的架構比較好啊。