引用:
|
作者alience
L2 cache看起來小應該是65nm縮小電晶體的關係吧@@
90nm的Rev.F x2 die size是220平方釐米
2x1MB的L2 cache只有77平方釐米
至於dedicated或是shared
dedicated應該是好做,balance不佳,
shared反而複雜,但balance佳
可是到4core或是更多core時share應該會出現L2頻寬上的瓶頸
因為L2頻寬也是share
除非L2頻寬一直加上去
且4core以上要做share cache的control unit應該比dedicated複雜多了
看不出AMD浪費在哪裡
|
首先，看這種放大圖怎麼可能知道真實面積
我講的是大小比例，以前K8的L2面積比核心還大，現在比核心小那麼多，當然是因為L2縮小了啊。
至於快取頻寬share的問題，我想至少比記憶體頻寬被share好多了。
以前intel雙CPU主機板(例如440BX)共用一個北橋頻寬，那才真的是災難
分享式設計的優點在百核心這個想法下是有利的，因為每個核心都很小，同樣的面積可以塞入更多核心，在多線序軟體的支援下，或許L2頻寬被瓜分的缺點不會那麼明顯。
反正目前intel的想法是盡量塞核心，何時會達到性能瓶頸，大家等著看
