引用:
|
作者futureli
上面的寫的滿清楚的啊! 關鍵就在可以用二層的時候為什麼要用三層的快取。
我想 AMD 概念上大概是用兩組雙核再加一個 shared 的 L3 去做，才變成你形容的樣子。
可以用二層解決不用而得用三層，那就是一種浪費。所以樓上的才說可能得重新再設計成二層的架構比較好啊。
|
哇勒
不是這個樣子吧
4核使用share L3跟兩組雙核加share L3有啥關係
應該是看成四個用cross-bar互連的單核加上share L3
還有可做兩層為何要做三層
你可以去問問IBM,intel
為什麼他們之後要發表的Power6或是Itanic 2(IA-64)
都是用dedicated cache再加上share L3
這不是浪費嗎??
我之前都說的很清楚了
dedicated和share是有trde-off的
怎麼很多人老是看到intel用什麼就覺得什麼最好哩??